【技术实现步骤摘要】
用于形成具有肖特基势垒结构的沟槽半导体器件的方法相关申请的交叉引用不适用。
技术介绍
本专利技术整体涉及电子器件，并且更具体地讲，涉及半导体器件结构以及形成半导体器件的方法。肖特基器件是表现出低正向电压降和非常快速切换动作的一种类型的半导体器件。与常规PN结二极管相比，较低的正向电压降转化为以热形式耗散掉的较少的能量，这提供改善的系统效率和更高的切换速度。这使得肖特基器件更适合需要更高效功率管理的应用。此类应用包括无线和汽车设备、用于LCD/小键盘背光的升压转换器、发动机控制器、汽车照明、充电电路以及其他较小信号应用和较大信号应用。随着要求进一步改善这些应用和其他应用中的电池寿命，市场需要更高效设备，诸如具有较低功率耗散、较高功率密度和较小管芯尺寸的肖特基器件。一些肖特基器件使用绝缘沟槽栅控结构形成。在此类器件中，半导体台面区域通常设置在一对绝缘沟槽栅控结构之间，并且肖特基势垒沿着半导体台面区域的顶部形成。使用绝缘沟槽栅控结构的肖特基器件的一个问题是半导体台面区域的上拐角区域易受除了其他方面由用于形成肖特基势垒结构的高温处...
【技术保护点】
1.一种形成半导体器件的方法，包括：/n提供半导体材料区域，所述半导体材料区域包括第一主表面和与所述第一主表面相背对的第二主表面；/n提供沟槽结构，所述沟槽结构包括：/n沟槽，所述沟槽从所述第一主表面延伸到所述半导体材料区域中；和/n导电材料，所述导电材料设置在所述沟槽内并通过电介质区域与所述半导体材料区域分离；以及/n提供与所述第一主表面相邻地并与所述沟槽结构相邻地设置的肖特基接触区域，其中提供所述肖特基接触区域包括：/n形成与所述第一主表面相邻地设置的第一材料层，所述第一材料层包含钛并具有第一厚度；/n形成与所述第一材料层相邻地设置的第二材料层，所述第二材料层包含镍铂并...
【技术特征摘要】
20180802 US 16/053,4001.一种形成半导体器件的方法，包括：
提供半导体材料区域，所述半导体材料区域包括第一主表面和与所述第一主表面相背对的第二主表面；
提供沟槽结构，所述沟槽结构包括：
沟槽，所述沟槽从所述第一主表面延伸到所述半导体材料区域中；和
导电材料，所述导电材料设置在所述沟槽内并通过电介质区域与所述半导体材料区域分离；以及
提供与所述第一主表面相邻地并与所述沟槽结构相邻地设置的肖特基接触区域，其中提供所述肖特基接触区域包括：
形成与所述第一主表面相邻地设置的第一材料层，所述第一材料层包含钛并具有第一厚度；
形成与所述第一材料层相邻地设置的第二材料层，所述第二材料层包含镍铂并具有第二厚度；
将所述第一材料层和所述第二材料层暴露于650摄氏度至700摄氏度的范围内的温度；以及
在所述暴露步骤之后，移除所述第一材料层和所述第二材料层的任何未反应部分。
2.根据权利要求1所述的方法，其中：
形成所述第一材料层包括提供在300埃至800埃的范围内的第一厚度；
形成所述第二材料层包括提供在100埃至350埃的范围内的第二厚度；以及
将所述第一材料层和所述第二材料层暴露于所述温度包括暴露达30秒至45秒的时间段。
3.根据权利要求1所述的方法，其中：
提供所述肖特基接触区域包括提供大于或等于2:1的第一厚度与第二厚度比。
4.一种形成半导体器件的方法，包括：
提供半导体材料区域，所述半导体材料区域包括第一主表面和与所述第一主表面相背对的第二主表面；
提供沟槽结构，所述沟槽结构包括：
沟槽，所述沟槽从所述第一主表面延伸到所述半导体材料区域中；和
导电材料，所述导电材料设置在所述沟槽内并通过电介质区域与所述半导体材料区域分离，其中：
所述电介质区域沿所述沟槽的相对侧壁表面被设置，并且沿所述沟槽的下表面被设置；并且
所述电介质区域包括第一最上表面；以及
提供与所述第一主表面相邻地并与所述沟槽结构相邻地设置的肖特基接触区域，其中提供所述肖特基接触区域包括：
形成与所述第一主表面相邻地设置的第一材料层，所述第一材料层基本上由钛组成并具有第一厚度；
形成与所述第一材料层相邻地设置的第二材料层，所述第二材料层基本上由镍铂组成并具有第二厚度；
将所述第一材料层和所述第二材料层暴露于650摄氏度至700摄氏度的范围内的温度；以及
在所述暴露步骤之后，移...
【专利技术属性】
技术研发人员：M·汤马森，M·T·奎杜斯，M·马德霍尔卡，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。