一种片上系统技术方案

本申请公开了一种片上系统，该片上系统包括微控制单元和现场可编程门阵列，微控制单元通过系统总线与现场可编程门阵列连接，该现场可编程门阵列包括总线桥接电路以及与总线桥接电路连接的至少一个功能电路，总线桥接电路与系统总线连接，功能电路包括GPIO功能电路。通过上述方式，本申请能够动态配置GPIO功能电路的功能和数量，提高微控制单元的扩展性，降低GPIO功能电路设计的复杂度。

A system on chip

【技术实现步骤摘要】
一种片上系统
本申请涉及电子电路
，具体涉及一种片上系统。
技术介绍
通用输入输出端口(GPIO，GeneralPurposeInputOutput)具有低功耗、小封装、低成本、布线简单、易移植以及高集成等特点，设计人员可以自由控制端口方向，作为通用输入端口、通用输出端口或通用输入输出端口，也可以自由控制端口的功能。微控制单元(MCU，MicrocontrollerUnit)与现场可编程门阵列(FPGA，FieldProgrammableGateArray)片上系统是指FPGA将MCU、存储器、外部设备等与FPGA内核连接起来，构成一个MCU控制器加FPGA内核的片上系统，但是MCU的扩展性不足，且MCU的外部设备的设计比较复杂。
技术实现思路
本申请主要解决的问题是提供一种片上系统，能够动态配置GPIO功能电路的功能和数量，提高微控制单元的扩展性，降低GPIO功能电路设计的复杂度。为解决上述技术问题，本申请采用的技术方案是：提供一种片上系统，该片上系统包括微控制单元和现场可编程门阵列，微控制单元通过系统总线与现场可编程门阵列连接，该现场可编程门阵列包括：总线桥接电路以及与总线桥接电路连接的至少一个功能电路，总线桥接电路与系统总线连接，功能电路包括GPIO功能电路。通过上述方案，本申请的有益效果是：该片上系统包括通过系统总线连接的微控制单元与现场可编程门阵列，GPIO功能电路设计在现场可编程门阵列的内部，基于现场可编程门阵列的逻辑资源实现将GPIO功能电路作为微控制单元的外部设备；由于现场可编程门阵列具有可编程的特点，使得该片上系统具有良好的扩展性，设计人员可以根据需要动态配置现场可编程门阵列中GPIO功能电路的功能以及数量，能够提高微控制单元的扩展性和易用性，降低了GPIO功能电路的设计和应用复杂度，集成度更高，方便控制，且片上系统的整体面积减小，可降低空间成本。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：图1是本申请提供的片上系统一实施例的结构示意图；图2是本申请提供的片上系统另一实施例的结构示意图；图3是图2所示实施例中总线桥接电路的结构示意图；图4是图2所示实施例中GPIO电路的结构示意图；图5是图2所示实施例中GPIO控制器的结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。请参阅图1，图1是本申请提供的片上系统一实施例的结构示意图，片上系统包括微控制单元10和现场可编程门阵列20，微控制单元10通过系统总线与现场可编程门阵列20连接。现场可编程门阵列20包括：总线桥接电路21以及与总线桥接电路21连接的至少一个功能电路22，总线桥接电路21用于在微控制单元10和功能电路22之间传递数据，实现微控制单元10与功能电路22之间的通信。总线桥接电路21与系统总线连接，系统总线从现场可编程门阵列20的外部边界延伸到现场可编程门阵列20的内部，与现场可编程门阵列20中的总线桥接电路21连接；功能电路22包括GPIO功能电路221，GPIO功能电路221可接收微控制单元10通过系统总线与总线桥接电路21传输过来的信号，也可以通过总线桥接电路21与系统总线传输信号至微控制单元10，实现双向通信。本实施例提出了一种基于微控制单元10与现场可编程门阵列20的片上系统架构，该片上系统中GPIO功能电路221设计在现场可编程门阵列20的内部，该片上系统以微控制单元10为核心，基于现场可编程门阵列20的逻辑资源实现将GPIO功能电路221作为微控制单元10的外部设备；由于现场可编程门阵列20具有可编程的特点，该设计具有良好的扩展性，设计人员可以动态配置微控制单元10的外部设备(现场可编程门阵列20中的GPIO功能电路221)的功能和数量，提高了微控制单元10的扩展性和易用性，降低了GPIO功能电路221的设计和应用复杂度，有助于设计人员快速开发片上系统，集成度更高，方便控制，且片上系统的整体面积减小，可降低空间成本。请参阅图2，图2是本申请提供的片上系统另一实施例的结构示意图，片上系统包括通过系统总线连接的微控制单元10和现场可编程门阵列20，该系统总线包括高级高性能总线(AHB，AdvancedHighPerformanceBus)总线。总线桥接电路21包括互相连接的译码器211与多路选择器212，译码器211通过系统总线与微控制单元10连接；微控制单元10通过译码器211与至少一个GPIO功能电路221连接，微控制单元10可为每个GPIO功能电路221分配一个地址段，以控制GPIO功能电路221。进一步地，译码器211包括输入端、第一输出端以及第二输出端，译码器211的输入端与系统总线连接，译码器211的第一输出端分别与至少一个GPIO功能电路221连接，用于对微控制单元10的地址存储空间进行分段，以将每个地址段映射到一个GPIO功能电路221，以及用于根据微控制单元10的地址信号生成控制信号。多路选择器212包括控制端、第一端以及第二端，多路选择器212的第一端与系统总线连接，多路选择器212的第二端分别与至少一个GPIO功能电路221连接，多路选择器212的控制端与译码器211的第二输出端连接，用于作为微控制单元10与每个GPIO功能电路221之间的数据通路，以根据控制信号选择相应的GPIO功能电路221与微控制单元10连接。GPIO功能电路221包括互相连接的GPIO控制器2211与GPIO电路2212，GPIO控制器2211与总线桥接电路21连接，GPIO控制器2211通过总线桥接电路21映射到微控制单元10的地址存储空间，即每个GPIO控制器2211对应微控制单元10的地址存储空间中的一个地址段；GPIO电路2212可基于现场可编程门阵列20的逻辑资源实现通用输入输出功能。在一具体的实施例中，如图3所示，译码器211为地址译码器，地址译码器211可接收微控制单元10通过系统总线发送的地址信号，对该地址信号进行译码，将译码后的地址信号发送至GPIO功能电路221；多路选择器212在接收到地址译码器211产生的控制信号后选择与地址信号匹配的GPIO功能电路221与微控制单元10连接，可实现微控制单元10与GPIO功能电路221之间的数据读写操作。在微控制单元10读取GPIO功能电路221中的数据时，微控制单元10通过系统总线发送地址信号至地址译码器211，地址译码器211输出有效的控制信号至多路选本文档来自技高网...

【技术保护点】
1.一种片上系统，其特征在于，包括微控制单元和现场可编程门阵列，其中，所述微控制单元通过系统总线与所述现场可编程门阵列连接；/n其中，所述现场可编程门阵列包括：/n总线桥接电路，与所述系统总线连接；/n至少一个功能电路，与所述总线桥接电路连接，其中，所述功能电路包括GPIO功能电路。/n

【技术特征摘要】
1.一种片上系统，其特征在于，包括微控制单元和现场可编程门阵列，其中，所述微控制单元通过系统总线与所述现场可编程门阵列连接；
其中，所述现场可编程门阵列包括：
总线桥接电路，与所述系统总线连接；
至少一个功能电路，与所述总线桥接电路连接，其中，所述功能电路包括GPIO功能电路。


2.如权利要求1中所述的片上系统，其特征在于，所述总线桥接电路包括：
译码器，输入端与所述系统总线连接、第一输出端分别与所述至少一个GPIO功能电路连接，用于对所述微控制单元的地址存储空间进行分段，以将每个地址段映射到一个GPIO功能电路，以及用于根据所述微控制单元的地址信号生成控制信号；
多路选择器，第一端与所述系统总线连接、第二端分别与所述至少一个GPIO功能电路连接、控制端与所述译码器的第二输出端连接，用于作为所述微控制单元与每个所述GPIO功能电路之间的数据通路，以根据所述控制信号选择相应的GPIO功能电路与所述微控制单元连接。


3.如权利要求1中所述的片上系统，其特征在于，所述至少一个GPIO功能电路中的每个包括：
GPIO控制器，与所述总线桥接电路连接；
GPIO电路，与所述GPIO控制器连接；
其中，所述GPIO控制器通过所述总线桥接电路映射到所述微控制单元的地址存储空间。


4.如权利要求3中所述的片上系统，其特征在于，
所述GPIO控制器包括寄存器组，其中，所述寄存器组被映射到所述微控制单元的地址存储空间，以使所述微控制单元实现对所述GPIO电路的读写、控制和中断处理。


5.如权利要求4中所述的片上系统，其特征在于，
所述寄存器组包括数据寄存器、数据输出寄存器、输出使能寄存器、复用使能寄存器、中断使能寄存器、中断类型寄存器、中断状态寄存器和位掩...

【专利技术属性】
技术研发人员：刘锴，宋宁，崔明章，徐庆嵩，范召，孙杰，贾瑞华，
申请(专利权)人：广东高云半导体科技股份有限公司，
类型：发明
国别省市：广东;44