【技术实现步骤摘要】
本文涉及电路设计技术，尤指一种数据恢复电路及方法。
技术介绍
1、高速io数据通信是电路系统中常见的需求之一，高速串行接口可以提供更高的带宽，嵌入式时钟可以免去传输单独的时钟，以及免于多路信号传输延迟偏差(skew)的影响。其中，高速io数据通信中涉及数据发送端和数据接收端，数据接收端需要进行数据恢复。
2、相关技术中，往往使用解串行器serdes进行数据恢复。
3、然而，serdes结构复杂，需要占用较大的面积和功耗。
技术实现思路
1、本申请提供了一种数据恢复电路，能够采用简单的结构实现数据恢复，节省版图面积并降低电路功耗。
2、一方面，本申请提供了一种数据恢复电路，包括：时钟产生电路、数据接收电路、数据过采样电路和数据选择电路；
3、其中，所述时钟产生电路，用于输出数据接收时钟信号和数据处理时钟信号 ；
4、所述数据接收电路 ，用于按照所述数据接收时钟信号接收来自数据发送端的原始发送数据，并基于所述原始发送数据输出传输数据；
5、所述数据过采样电路 ，用于根据所述数据处理时钟信号，对至少一个数据处理周期对应的至少 一比特传输数据进行多倍过采样处理，输出所述至少一个数据处理周期对应的并行采样数据；
6、所述数据选择电路，针对每个数据处理周期，用于对该数据处理周期对应的并行采样数据进行跳变检测，并根据跳变检测结果从对应的并行采样数据中选择采样数据并进行输出。
7、另一方面，本申请提供了
8、所述时钟产生电路输出数据接收时钟信号和数据处理时钟信号；
9、所述数据接收电路按照所述数据接收时钟信号接收来自数据发送端的原始发送数据，并基于所述原始发送数据输出传输数据；
10、所述数据过采样电路根据所述数据处理时钟信号，对至少一个数据处理周期对应的至少一比特传输数据进行多倍过采样处理，输出至少一个数据处理周期对应的并行采样数据；
11、所述数据选择电路针对每个数据处理周期，对该数据处理周期对应的并行采样数据进行跳变检测，并根据跳变检测结果从对应的并行采样数据中选择采样数据并进行输出。
12、与相关技术相比，本申请包括时钟产生电路、数据接收电路、数据过采样电路和数据选择电路；其中，所述时钟产生电路，用于输出数据接收时钟信号和数据处理时钟信号；所述数据接收电路，用于按照所述数据接收时钟信号接收来自数据发送端的原始发送数据，并基于所述原始发送数据输出传输数据；所述数据过采样电路，用于根据所述数据处理时钟信号，对至少一个数据处理周期对应的至少一比特传输数据进行多倍过采样处理，输出所述至少一个数据处理周期对应的并行采样数据；所述数据选择电路，针对每个数据处理周期，用于对该数据处理周期对应的并行采样数据进行跳变检测，并根据跳变检测结果从对应的并行采样数据中选择采样数据并进行输出。本申请实施例能够采用简单的结构实现数据恢复，节省版图面积并降低电路功耗。
13、本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
14、本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
本文档来自技高网...【技术保护点】
1.一种数据恢复电路，应用于数据接收端，其特征在于，包括：时钟产生电路、数据接收电路、数据过采样电路和数据选择电路；
2.根据权利要求1所述的数据恢复电路，其特征在于，所述数据过采样电路包括：与M种预设的第一插值相位一一对应，且并行设置的M路输出延迟电路；所述数据处理时钟信号包括：第一数据处理子时钟信号；
3.根据权利要求2所述的数据恢复电路，其特征在于，所述数据过采样电路还包括：第一数据整理电路，以及与M路输出延迟电路一一对应的M路第一串并转换电路，所述M路第一串并转换电路与所述第一数据整理电路相连；
4.根据权利要求2所述的数据恢复电路，其特征在于，所述数据过采样电路还包括：第二数据整理电路，以及与M路输出延迟电路一一对应的M路第二串并转换电路，每路所述第二串并转换电路对应N种第二插值相位；所述数据处理时钟信号还包括：第二数据处理子时钟信号；
5.根据权利要求2所述的数据恢复电路，其特征在于，所述数据过采样电路包括：第三串并转换电路和第三数据整理电路，其中，所述第三串并转换电路对应S种第三插值相位；所述数据处理时钟信号包括：第三
6.根据权利要求1所述的数据恢复电路，其特征在于，所述数据接收电路包括：数据缓冲电路和信号补偿电路；
7.根据权利要求2-5任一项所述的数据恢复电路，其特征在于，所述数据选择电路包括：数据边缘检测电路、相位表决电路和数据输出电路；
8.根据权利要求7所述的数据恢复电路，其特征在于，所述数据选择电路还包括：频偏控制电路；
9.根据权利要求8所述的电路，其特征在于，所述频偏控制电路每当监测到目标数据处理周期的边沿跳变位置符合预设情况，向所述数据输出电路发送与所述预设情况相适应的数据输出控制指令，包括：
10.根据权利要求8所述的数据恢复电路，其特征在于，所述频偏控制电路每当监测到目标数据处理周期的边沿跳变位置符合预设情况，向所述数据输出电路发送与所述预设情况相适应的数据输出控制指令，包括：
11.根据权利要求2-4任一项所述的数据恢复电路，其特征在于，所述数据恢复电路还包括：温度传感控制电路；每路所述输出延迟电路包括：多级延时子电路；
12.一种数据恢复方法，其特征在于，应用于如权利要求1-11任一项所述的数据恢复电路，所述方法包括：
...【技术特征摘要】
1.一种数据恢复电路，应用于数据接收端，其特征在于，包括：时钟产生电路、数据接收电路、数据过采样电路和数据选择电路；
2.根据权利要求1所述的数据恢复电路，其特征在于，所述数据过采样电路包括：与m种预设的第一插值相位一一对应，且并行设置的m路输出延迟电路；所述数据处理时钟信号包括：第一数据处理子时钟信号；
3.根据权利要求2所述的数据恢复电路，其特征在于，所述数据过采样电路还包括：第一数据整理电路，以及与m路输出延迟电路一一对应的m路第一串并转换电路，所述m路第一串并转换电路与所述第一数据整理电路相连；
4.根据权利要求2所述的数据恢复电路，其特征在于，所述数据过采样电路还包括：第二数据整理电路，以及与m路输出延迟电路一一对应的m路第二串并转换电路，每路所述第二串并转换电路对应n种第二插值相位；所述数据处理时钟信号还包括：第二数据处理子时钟信号；
5.根据权利要求2所述的数据恢复电路，其特征在于，所述数据过采样电路包括：第三串并转换电路和第三数据整理电路，其中，所述第三串并转换电路对应s种第三插值相位；所述数据处理时钟信号包括：第三数据处理子时钟信号；
...【专利技术属性】
技术研发人员：李牛，周奇，林晓志，吴启明，
申请(专利权)人：广东高云半导体科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。