一种片上系统设计中的复位电路设计方法技术方案

本发明专利技术涉及片上系统技术领域，特别是一种片上系统设计中的复位电路设计方法。根据ＳＯＣ结构以及复位工作模式提出一套复位电路设计分类方法，根据不同的分类方法，提出了对不同ＳＯＣ电路形式而采用的复位电路电路结构和设计方法。对单一复位形式的ＩＰ类型，采用基于同步复位端和异步复位端的复位电路结构形式；对单时钟域同步ＳＯＣ，采用基于同步复位端和施密特整形电路的复位电路；对多时钟域ＳＯＣ，采用基于触发器异步复位端、同步化异步电路、施密特整形电路的复位电路、复位信号时序控制复位电路。设计方法可广泛应用于各种ＳＯＣ的复位电路设计。

【技术实现步骤摘要】

本专利技术涉及片上系统
，特别是一种有很强通用性的实用片上系统设计中的复位电路设计方法。
技术介绍
在SOC(片上系统，超大规模集成电路)设计过程中，复位电路的设计是容易被忽略，又会给设计带来困难，并影响芯片工作稳定性的问题。复位电路方案选择和优化实现方法的合适与否会直接影响SOC设计的逻辑综合、静态时序分析、可测性设计，物理设计，功能仿真验证、模块集成等各阶段，并进而影响SOC在系统运行条件下的接口调试难度和运行时的稳定性。目前，复位电路的设计通常是简单的使用全同步复位电路形式、或全异步复位电路形式，部分研发者从实际使用过程中所出现的亚稳态情况、选择复位电路形式对SOC设计过程的影响，提出了一些具体的解决方法，但对SOC研发人员而言，由于复位电路的设计是SOC设计过程中所必需全面考虑、权衡比较的综合性设计问题。不同的设计对象和SOC应用环境需要选用不同的复位电路形式，这就造成研发人员所参考的设计方法缺乏系统和针对性、不能将合理的电路形式应用于特定的电路结构中，甚至出现部分设计方法自相矛盾的情况。
技术实现思路
本专利技术方法是适用于SOC复位电路设计过程的一套完整的设计流程方法，能够为SOC设计过程中的复位电路设计提供流程化的综合性的解决方案。对单一复位形式的IP类型，采用基于同步复位端和异步复位端的复位电路结构形式；对单时钟域同步SOC，采用基于同步复位端和施密特整形电路的复位电路；对多时钟域SOC，采用基于触发器异步复位端、同步化异步电路、施密特整形电路的复位电路、复位信号时序控制复位电路。该设计方法能有效解决SOC设计过程中的各种复位电路设计问题，为SOC的复位电路设计提供设计策略。并且可提高SOC的系统运行可靠性。设计方法可广泛应用于各种SOC的复位电路设计。本专利技术的目的在于提供了一个可应用于SOC的系统而又实用的复位电路设计方法。
技术实现思路
主要包括提出了对适用于采用不同复位电路的SOC的分类方法。根据对SOC的分类，本专利技术提出了一套完整的针对不同SOC所设计的复位电路结构形式和具体复位电路的设计步骤和方法。该专利技术的具体方法和步骤如下1)首先对SOC按接口和电路结构特征，SOC设计在逻辑综合、门级仿真、物理设计过程中的特殊要求，实际应用时复位信号加载过程对SOC工作可靠性的影响对SOC进行划分。本方法主要将SOC分为3类SOC的IP子模块；适用于全同步复位的SOC；适用于全异步复位的SOC。根据此分类方法，提供相应的复位电路设计解决方案。2)对SOC的IP子模块，复位电路的设计，主要是从便于模块系统集成，避免门级仿真出现“未知(X)态”、便于进行可测性设计等三方面考虑，提出了基于同步复位端或异步复位端的复位电路设计形式，并给出Hdl实现代码。3)对全同步复位的SOC设计，主要是从避免门级仿真出现“未知(X)态”，便于进行前端逻辑设计和后端物理设计，避免同步复位信号加载过程中所引起的亚稳态(metastable)、外界干扰信号对复位端的影响等4个方面进行考虑，采用对同步复位信号端进行同步化处理和在输入端增加带施密特效应的电路PAD以增加输入端口抗干扰抑制能力的同步复位电路形式。4)对全异步复位的SOC设计，主要是从避免异步复位信号释放过程所引起的亚稳态(metastable)、外界干扰信号对复位端的影响、异步复位信号在不同时间到达不同模块的复位端子引起的电路时序紊乱、便于进行前端逻辑设计和后端物理设计等4个方面进行考虑，给出了对异步复位信号端进行同步化处理和增加输入端口抗干扰抑制能力以及控制复位信号到达触发器复位端的时序的异步复位电路设计形式和方法。，其特征在于，根据SOC结构以及复位工作模式提出一套复位电路设计分类方法，根据不同的分类方法，提出了对不同SOC电路形式而采用的复位电路电路结构和设计方法。所述的片上系统设计中的复位电路设计方法，该方法是根据SOC的电路结构特征，SOC设计在逻辑综合、门级仿真、物理设计过程中的特殊要求，实际系统运行时复位信号加载对SOC工作可靠性的影响等多方面因素进行全面考虑所提出的一种操作性很强的全面的分类方法，方法将SOC分为单一复位形式的IP类型，采用基于同步复位端和异步复位端的复位电路结构形式；单时钟域同步SOC；对多时钟域SOC三大类型。所述的片上系统设计中的复位电路设计方法，所述的分类方法，对单一复位形式的IP类型，采用的复位形式是全同步复位或全异步复位的电路复位结构，其特点是IP的复位必须是通过全局复位端进行复位，采用全同步复位或全异步复位方式由SOC的工作模式所确定。所述的片上系统设计中的复位电路设计方法，所述的分类方法，对通用单时钟域同步SOC，如果该SOC的复位信号所复位的其它IC也与该SOC是使用的同一时钟源时，选择的复位电路设计方法所设计出的复位电路其特征在于选择同步复位的电路解决方案，为抑制复位信号端口受干扰而产生的误操作在芯片复位端增加带施密特触发功能的PAD，为解决SOC设计过程中避免仿真“未知态(X态)”出现必须确保复位信号是基于触发器的复位端子进行复位的，针对全局复位扇出数目大的特点，采用创建缓冲区树的方法处理逻辑综合、物理设计时序不能收敛的问题。所述的片上系统设计中的复位电路设计方法，所述的分类方法，对通用多时钟域SOC，单时钟域SOC(系统应用时，该SOC于其它SOC没有使用同一时钟源)电路，选择的方法所设计的复位电路其特征在于选择异步复位的电路解决方案，为抑制复位信号端口受干扰而产生的误操作，选择同步复位的电路解决方案，为解决SOC设计过程中的可测性设计问题，为避免亚稳态现象对复位信号释放的影响，以及根据SOC时钟域电路逻辑模块其启动时序有不同要求的实际情况给出的带时序控制功能的异步复位同步化的电路设计方法。附图说明图1是本专利技术的方法步骤图。图2是基于触发器的同步复位端和异步复位的触发器的电路图。图3是基于触发器的数据输入端的进行复位的触发器电路图。图4是仿真中‘X’传递现象的电路说明示意图。图5是适用于全同步复位的复位电路图。图6是适用于各时钟域电路工作时序不相关的全异步复位的复位电路图。图7是降低亚稳态现象发生的标准同步化电路图。图8是适用于各时钟域电路工作时序有严格要求的全异步复位的复位电路图。具体实施例方式图1的专利技术的方法，其步骤如下实施方式的第一步是对复位电路所应用的SOC设计对象进行分析，分析内容主要是对SOC电路结构、SOC具体设计因素、SOC复位电路工作模式等3方面进行考虑。其中对SOC电路结构的分析内容需要分析SOC的时钟域情况、复位电路在SOC的分布情况进行分析；SOC具体设计因素需要分析可使用的库单元的类型，仿真验证中“X”态现象对仿真验证的考虑，复位信号对物理设计的影响三方面进行分析；SOC复位电路工作模式需要对SOC的复位电路是工作在同步或异步方式，SOC的复位信号的接口干扰程度进行分析。实施方式的第二步是根据对SOC的分析内容进行分类，本专利技术提出的适用于SOC的复位电路的类型主要包括以下3类SOC的IP子模块，适用于全同步复位的SOC，全异步复位的SOC。具体分类方法和步骤如下1)SOC的IP子模块，是指可提供给SOC做系统芯片集成的设计子模块，从SOC电路结构考虑，其特征在于时钟域为单本文档来自技高网...

【技术保护点】
一种片上系统设计中的复位电路设计方法，其特征在于，根据ＳＯＣ结构以及复位工作模式提出一套复位电路设计分类方法，根据不同的分类方法，提出了对不同ＳＯＣ电路形式而采用的复位电路电路结构和设计方法。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴斌，周玉梅，黑勇，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]