片上系统技术方案

本发明专利技术涉及半导体芯片领域，公开了一种片上系统，包括MCU内核、FPGA内核和系统总线；所述系统总线，与所述FPGA内核以及所述MCU内核连接，用于实现所述MCU内核与所述FPGA内核的交互；所述FPGA内核包括与所述系统总线连接的ADC模数转换单元，所述ADC模数转换单元用于接收外部设备提供的模拟信号，将所述模拟信号转化为第一数字信号，并将所述第一数字信号通过所述系统总线发送给所述MCU内核。本发明专利技术提供的片上系统具有模数转换功能，可降低芯片设计的复杂性，缩短产品开发周期，降低产品开发成本。

System on chip

【技术实现步骤摘要】
片上系统
本专利技术涉及半导体芯片领域，尤其涉及一种片上系统。
技术介绍
随着信息技术的飞速发展，通用处理器在计算性能上越来越难以满足日益庞大、多样化的数据处理需求。借助由FPGA(现场可编程门阵列)与MCU(微控制单元)一起组成的片上系统(在一些情况下可以表示为异构计算平台)来提升计算性能，已成为一个新的发展趋势。目前，处于同一片上系统的FPGA和MCU可发挥传统FPGA和CPU分立器件所不具备的优势，满足一些系统的功能性需求，但针对工业控制等领域，片上系统往往需要搭配分立的模数转换单元使用，才可以满足工业控制领域中相应的工业生产需求。因此，现有技术中，往往需要为了适配模数转换单元而设计专用的片上系统，又或者为了适配片上系统而设计专用的模数转换单元。上述方案重点任意一种，均会大大延长产品的开发周期，提高产品的开发成本。
技术实现思路
基于此，有必要针对上述技术问题，提供一种片上系统，以使片上系统集成模数转换功能，降低专用芯片的设计复杂性，缩短产品开发周期，降低产品开发成本。一种片上系统，包括MCU内核、FPGA内核和系统总线；所述系统总线，与所述FPGA内核以及所述MCU内核连接，用于实现所述MCU内核与所述FPGA内核的交互；所述FPGA内核包括与所述系统总线连接的ADC模数转换单元，所述ADC模数转换单元用于接收外部设备提供的模拟信号，将所述模拟信号转化为第一数字信号，并将所述第一数字信号通过所述系统总线发送给所述MCU内核。可选地，所述ADC模数转换单元包括APB扩展接口、ADC接口和ADC控制器，所述系统总线包括APB总线；所述ADC接口，与所述ADC控制器连接，用于将自外部设备中获取的模拟信号输出至所述ADC控制器；ADC控制器，与所述APB扩展接口连接，用于将自所述ADC接口接收到的所述模拟信号转化为第一数字信号并输出至所述APB扩展接口；所述APB扩展接口，与所述APB总线连接，用于将自所述ADC控制器接收到的第一数字信号通过所述APB总线输出至所述MCU内核。可选地，所述ADC控制器包括：APB从设备管理器，通过所述APB接口连接外部APB主机，用于实现所述MCU内核与外部APB主机的交互；ADC模数转换控制电路，与所述APB从设备管理器连接，用于根据预设配置信息将所述模拟信号转化为第一数字信号。可选地，所述系统总线设置在所述MCU内核中，所述MCU内核包括连接所述系统总线的内核电路；所述系统总线用于实现所述内核电路与所述FPGA内核的交互；所述ADC模数转换单元将外部设备提供的模拟信号转化为第一数字信号之后，将所述第一数字信号通过所述系统总线发送给所述内核电路。可选地，所述FPGA内核包括时钟单元和复位单元；所述时钟单元，与所述MCU内核连接，用于提供时间信号；所述MCU内核和所述FPGA内核共用所述时钟单元提供的所述时间信号；所述复位单元，与所述MCU内核连接，用于提供复位信号；所述MCU内核和所述FPGA内核共用所述复位单元提供的所述复位信号。可选地，所述片上系统包括片内存储器，所述系统总线包括AHB总线；所述片内存储器包括只读存储器和随机存取存储器；所述只读存储器，通过所述AHB总线与所述MCU内核连接，用于实现与所述MCU内核的交互及读操作；所述随机存取存储器，通过所述AHB总线与所述MCU内核连接，用于实现与所述MCU内核的交互及读操作、写操作和擦除操作。可选地，所述MCU内核包括通用输入输出接口，所述系统总线包括与所述通用输入输出接口连接的AHB总线；所述通用输入输出接口，与所述FPGA内核连接，用于实现所述MCU内核与所述FPGA内核的交互。可选地，所述MCU内核包括通用异步传输接口，所述系统总线包括与所述通用异步传输接口连接的APB总线；所述通用异步传输接口，与所述FPGA内核连接，用于实现所述MCU内核与所述FPGA内核的交互。可选地，所述系统总线包括APB总线和AHB总线，所述APB总线用于挂载低速外部设备，所述AHB总线用于挂载高速外部设备。本专利技术提供了一种片上系统，包括MCU内核、FPGA内核和系统总线；所述系统总线，与所述FPGA内核以及所述MCU内核连接，用于实现所述MCU内核与所述FPGA内核的交互；所述FPGA内核包括与所述系统总线连接的ADC模数转换单元，所述ADC模数转换单元用于接收外部设备提供的模拟信号，将所述模拟信号转化为第一数字信号，并将所述第一数字信号通过所述系统总线发送给所述MCU内核。本专利技术提供的片上系统具有模数转换功能，可降低芯片设计的复杂性，缩短产品开发周期，降低产品开发成本。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术一实施例中片上系统的一结构示意图；图2是本专利技术一实施例中片上系统的一结构示意图；图3是本专利技术一实施例中片上系统的一结构示意图；图4是本专利技术一实施例中片上系统中的APB扩展接口和ADC控制器的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，本专利技术提供一种片上系统，包括MCU内核10、FPGA内核20和系统总线101；本实施例中，MCU内核10指的是在片上系统1的片内与FPGA内核20连接的微控制器单元。微控制器单元，即单片机，具有良好的数据处理能力。FPGA内核20指的是在片内与MCU内核1010连接的现场可编程门阵列。FPGA(Field－ProgrammableGateArray)是在PAL(ProgrammableArrayLogic，可编程阵列逻辑)、GAL(GenericArrayLogic，通用阵列逻辑)、CPLD(ComplexProgrammableLogicDevice，复杂可编程逻辑器件)等可编程器件的基础上进一步发展的产物，属于一种半定制电路。所述系统总线101，与所述FPGA内核20以及所述MCU内核10连接，用于实现所述MCU内核10与所述FPGA内核20的交互；系统总线101是FPGA内核20以及所述MCU内核10连接的信息通道。系统总线101可实现MCU内核10与FPGA内核20之间的数据交互。系统总线101上传送的信息可以包括数据信息、地址信息、控制信息。所述FPGA内核20包括与所述系统总线101连接的ADC模数转换单元201，所述ADC模数转换单元201用于接收外部设本文档来自技高网...

【技术保护点】
1.一种片上系统，其特征在于，包括MCU内核、FPGA内核和系统总线；/n所述系统总线，与所述FPGA内核以及所述MCU内核连接，用于实现所述MCU内核与所述FPGA内核的交互；/n所述FPGA内核包括与所述系统总线连接的ADC模数转换单元，所述ADC模数转换单元用于接收外部设备提供的模拟信号，将所述模拟信号转化为第一数字信号，并将所述第一数字信号通过所述系统总线发送给所述MCU内核。/n

【技术特征摘要】
1.一种片上系统，其特征在于，包括MCU内核、FPGA内核和系统总线；
所述系统总线，与所述FPGA内核以及所述MCU内核连接，用于实现所述MCU内核与所述FPGA内核的交互；
所述FPGA内核包括与所述系统总线连接的ADC模数转换单元，所述ADC模数转换单元用于接收外部设备提供的模拟信号，将所述模拟信号转化为第一数字信号，并将所述第一数字信号通过所述系统总线发送给所述MCU内核。


2.如权利要求1所述的片上系统，其特征在于，所述ADC模数转换单元包括APB扩展接口、ADC接口和ADC控制器，所述系统总线包括APB总线；
所述ADC接口，与所述ADC控制器连接，用于将自外部设备中获取的模拟信号输出至所述ADC控制器；
ADC控制器，与所述APB扩展接口连接，用于将自所述ADC接口接收到的所述模拟信号转化为第一数字信号并输出至所述APB扩展接口；
所述APB扩展接口，与所述APB总线连接，用于将自所述ADC控制器接收到的第一数字信号通过所述APB总线输出至所述MCU内核。


3.如权利要求2所述的片上系统，其特征在于，所述ADC控制器包括：
APB从设备管理器，通过所述APB接口连接外部APB主机，用于实现所述MCU内核与外部APB主机的交互；
ADC模数转换控制电路，与所述APB从设备管理器连接，用于根据预设配置信息将所述模拟信号转化为第一数字信号。


4.如权利要求1所述的片上系统，其特征在于，所述系统总线设置在所述MCU内核中，所述MCU内核包括连接所述系统总线的内核电路；所述系统总线用于实现所述内核电路与所述FPGA内核的交互；
所述ADC模数转换单元将外部设备提供的模拟信号转化为第一数字信号...

【专利技术属性】
技术研发人员：崔明章，刘锴，马得尧，李锋，
申请(专利权)人：广东高云半导体科技股份有限公司，
类型：发明
国别省市：广东;44