一种基于FPGA的系统内时钟同步和时间同步的方法及装置制造方法及图纸

本申请公开了一种基于FPGA的系统内时钟同步和时间同步的方法及装置，该方法包括：通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；基于与所述参考时钟同频的第一时钟进行比特信息的采样，并解析所述采样的比特信息对应的数据帧；根据所述解析后的数据帧提取出所述主子系统的系统时间；在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。本申请实现了系统时钟同步和系统时间同步，且实现方法简单可靠。

A method and device of clock synchronization and time synchronization in system based on FPGA

【技术实现步骤摘要】
一种基于FPGA的系统内时钟同步和时间同步的方法及装置
本申请涉及通信
，尤其涉及一种基于FPGA的系统内时钟同步和时间同步的方法及装置。
技术介绍
随着通信技术的不断发展，在通信系统内部的多个子系统之间都需要实现时钟同步和时间同步的功能。目前，有些系统内的时钟同步和时间同步是通过不同的路径实现的；还有些系统内只能实现时钟同步和时间同步中的其中一种。但是，现有的系统内时间同步的实现过程较为复杂，且其内部的子系统之间的管脚和连线较多，增加了系统设计的硬件成本。目前，FPGA(FieldProgrammableGateArray)技术在通信
已经得到了广泛的应用，很多通信系统内均包含有FPGA电路模块，因此，本申请采用FPGA来实现时钟同步和时间同步。
技术实现思路
本申请实施例提供一种基于FPGA的系统内时钟同步和时间同步的方法及装置，以解决现有技术中各个子系统之间的管脚和连线较多，且不能同时实现系统时钟同步和时间同步的问题。为解决上述技术问题，本申请实施例是这样实现的：第一方面，本申请实施例提供了一种基于FPGA的系统内时钟同步和时间同步的方法，所述方法包括：通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；基于与所述参考时钟同频的第一时钟进行比特信息的采样，并解析所述采样的比特信息对应的数据帧；根据所述解析后的数据帧提取出所述主子系统的系统时间；在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。优选地，所述参考时钟是以预设码型由所述主子系统通过FPGA以预设码型串行发送的系统时钟。优选地，所述通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，具体包括：通过D触发器接收所述主子系统发送的参考时钟，并通过锁相环PLL倍频后输出与所述参考时钟同频的第一时钟。优选地，所述基于与所述参考时钟同频的第一时钟进行比特信息的采样，具体包括：基于与所述参考时钟同频的第一时钟确定所述第一时钟的上升沿以及所述上升沿的相位；采集所述上升沿的相位后四位的中间位置所对应的比特信息。优选地，所述解析所述采样的比特信息对应的数据帧，具体包括：在所述比特信息对应的数据帧中进行帧头的搜索，并基于所述帧头，解析所述帧头对应的帧。优选地，所述根据所述解析后的数据帧提取出所述主子系统的系统时间之前，所述方法还包括：在所述帧的帧尾添加CRC校验码，以判断是否从所述帧中提取出所述主子系统的系统时间。第二方面，本申请实施例还提供了一种基于FPGA的系统内时钟同步和时间同步的装置，所述装置包括：时钟同步模块，用于通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；时间采样模块，用于基于与所述参考时钟同频的第一时钟进行帧信息的采样，并解析所述采样的帧信息；时间提取模块，用于根据所述解析后的帧信息提取出所述主子系统的系统时间；时间同步模块，用于在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。优选地，所述时钟同步模块，具体用于：通过D触发器接收所述主子系统发送的参考时钟，并通过锁相环PLL倍频后输出与所述参考时钟同频的第一时钟。优选地，所述时间采样模块，具体用于：基于与所述参考时钟同频的第一时钟确定所述第一时钟的上升沿以及所述上升沿的相位；采集所述上升沿的相位后四位的中间位置所对应的比特信息。优选地，所述时间采样模块，具体用于：在所述比特信息对应的数据帧中进行帧头的搜索，并基于所述帧头，解析所述帧头对应的帧。本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：在本申请实施例中，首先，从子系统通过FPGA接收到主子系统发送的参考时钟，输出与该参考时钟同频的第一时钟，以更新从子系统的系统时钟；然后，基于与该参考时钟同频的第一时钟进行帧信息的采样，并解析采样的帧信息；紧接着，从解析后的帧信息中提取出主子系统的系统时间；最后，在主子系统的系统时间的基础上加上线路延迟时间后，输出与主子系统的系统时间实时同步的第一时间，以更新从子系统的系统时间。本申请通过FPGA发送和接收系统时钟和系统时间即可同时实现主子系统和从子系统之间的时钟同步和时间同步，而且时钟同步和时间同步的实现方法也很简单可靠。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1为本申请实施例提供的一种基于FPGA的系统内时钟同步和时间同步的方法的流程示意图；图2为本申请实施例提供的通信系统内部主子系统和多个从子系统之间的连接示意图；图3为本申请实施例提供的从子系统的系统时钟生成示意图；图4为本申请实施例提供的从子系统的搜帧示意图；图5为本申请实施例提供的一种基于FPGA的系统内时钟同步和时间同步的装置的结构示意图。具体实施方式为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。以下结合附图，详细说明本申请各实施例提供的技术方案。实施例1为解决现有技术中各个子系统之间的管脚和连线较多，且不能同时实现系统时钟同步和时间同步的问题，本申请实施例1提供了一种基于FPGA的系统内时钟同步和时间同步的方法。为便于描述本申请实施例1，以下详细说明均以本申请的一种基于FPGA的系统内时钟同步和时间同步的方法的执行主体为通信系统内部的多个从子系统为例，对本申请的一种基于FPGA的系统内时钟同步和时间同步的方法进行介绍。请参见说明书附图1，图1为本申请实施例1提供的一种基于FPGA的系统内时钟同步和时间同步的方法的流程示意图，该方法具体包括如下步骤：步骤11：通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；需要说明的是，通信系统内部可以有一个主子系统和一个/多个从子系统。主子系统和每个从子系统内均包含有FPGA电路模块，该FPGA电路模块可应用于处理系统时钟和系统时间。如图2所示为本申请实施例提供的通信系统内部主子系统和多个从子系统之间的连接示意图。本申请实施例中，主子系统与每个从子系统之间仅仅通过一根通信连线连接，且主子系统仅通过一个管本文档来自技高网...

【技术保护点】
1.一种基于FPGA的系统内时钟同步和时间同步的方法，其特征在于，包括：/n通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；/n基于与所述参考时钟同频的第一时钟进行比特信息的采样，并解析所述采样的比特信息对应的数据帧；/n根据所述解析后的数据帧提取出所述主子系统的系统时间；/n在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。/n

【技术特征摘要】
1.一种基于FPGA的系统内时钟同步和时间同步的方法，其特征在于，包括：
通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；
基于与所述参考时钟同频的第一时钟进行比特信息的采样，并解析所述采样的比特信息对应的数据帧；
根据所述解析后的数据帧提取出所述主子系统的系统时间；
在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。


2.如权利要求1所述的方法，其特征在于，包括：所述参考时钟是以预设码型由所述主子系统通过FPGA以预设码型串行发送的系统时钟。


3.如权利要求1所述的方法，其特征在于，所述通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，具体包括：
通过D触发器接收所述主子系统发送的参考时钟，并通过锁相环PLL倍频后输出与所述参考时钟同频的第一时钟。


4.如权利要求1所述的方法，其特征在于，所述基于与所述参考时钟同频的第一时钟进行比特信息的采样，具体包括：
基于与所述参考时钟同频的第一时钟确定所述第一时钟的上升沿以及所述上升沿的相位；
采集所述上升沿的相位后四位的中间位置所对应的比特信息。


5.如权利要求4所述的方法，其特征在于，所述解析所述采样的比特信息对应的数据帧，具体包括：
在所述比特信息对应的数据帧中进行帧头的搜索，并基于所述帧头，解析所述帧头对应的帧。


6....

【专利技术属性】
技术研发人员：陈奇强，徐林涛，胡磊，吴双，齐银锋，
申请(专利权)人：杭州晨晓科技股份有限公司，
类型：发明
国别省市：浙江;33