一种多时钟源综合网络时统卡制造技术

本实用新型专利技术公开了一种多时钟源综合网络时统卡，包括FPGA芯片，其特征在于，所述FPGA芯片分别连接有时钟源接口和PCI‑e接口，所述时钟源接口包括天线接口、IRIG‑B码输入接口、1PPS信号输入接口和TOD码输入接口中的一种或多种，所述天线接口通过卫星信号接收机连接所述FPGA芯片，所述IRIG‑B码输入接口、所述1PPS信号输入接口和所述TOD码输入接口各通过对应的驱动器连接所述FPGA芯片。可用于网络通信设备的时间校准，支持多种时钟源编码格式，保证了多个设备异地之间时间的统一。

A time measurement card of multi clock source integrated network

【技术实现步骤摘要】
一种多时钟源综合网络时统卡
本技术涉及网络时统卡
，具体来说，涉及一种多时钟源综合网络时统卡。
技术介绍
在很多高速网络应用中，例如：电力、通信、视频、工业控制等行业，需要传输大量与时间相关的参量，随着技术进步对时间精度的要求越来越高。与此同时通信设备部署范围和地域越来越广，需要整个通信系统的时间统一。围绕统一时间和高精度时间的需求，很多企业和个人研发了时统设备或时统卡来满足统一时间的需求。常用的时间同步技术（简称“授时”或“校时”）包括：短波授时、长波授时、网络授时和卫星授时。卫星授时具有精度高、覆盖范围广、全天时、全天候等优点，得到了广泛应用。利用接收导航信号并解算高精度时间信息，从而实现IRIG-B码、TOD码、NTP协议和串口输出来提供高精度授时服务的设备即为授时终端。大多数时统设备和时统卡只需要支持卫星授时，就能得到准确的高精度时钟。但是在实际应用中，情况要复杂得多，在很多场合卫星信号很弱甚至完全收不到信号，或者有时不具备外接天线的条件。这些情况下，卫星授时就会遇到问题，难以提供长期稳定的时钟。另外，还有一些行业选择了其他的授时方式，例如：移动通信行业常用1PPS+TOD码方式进行时钟同步。中国移动通信公司制定了企业标准QB-B-016-2010《中国移动高精度时间同步1PPS+TOD接口规范》，解决了多种时间对接场景中不同类型或不同厂家设备之间的高精度时间同步问题。其中，TOD码信息波特率默认为9600，无奇偶校验，1个起始位（用低电平表示），1个停止位（用高电平表示），空闲帧为高电平，8个数据位。在1PPS上升沿1ms后开始传送TOD信息，并在500ms内传完。TOD协议报文发送频率为每秒1次。对于1PPS秒脉冲，采用上升沿作为准时沿，上升时间应小于50ns，脉宽为20ms~200ms。TOD信息传送采用RS-422电平或RS-232电平方式，物理接头采用RJ45或DB9。TOD信息通过GPS时间周数和GPS时间周内秒数相结合的方式表示秒以上的时间值。还有一些场合授时终端采用了IRIG-B码格式，对年月日时分秒进行编码提供给设备校准时间。IRIG-B直流(DC)码的接口通常采用RS-422接口。IRIG-B交流(AC)码的接口采用平衡接口。IRIG-B(DC)码的同步精度可达几十纳秒量级，IRIG-B(AC)码的同步精度一般为10～20us(微秒)。因此，现有的校时设备在实际应用中遇到的问题如下：1）多种时钟源共存的问题，为了节约硬件成本，通常校时设备只采用一种校时方式。最常用的是GPS卫星或北斗卫星校时技术，能够满足大多数场景的应用。这种校时方式（授时技术）有一个弱点，必需连接室外天线。在某些密闭环境，或者卫星信号很弱的情况下，这种方式就难以保证连续校时了。另外，还有一种更普遍的配置情况，在服务器机房里配备一台时统设备，向外输出授时信号，为其他设备提供统一的时间基准。时间格式可以是IRIG-B码编码格式，也可以是TOD码编码格式。这样就需要多种类型的插卡用来适配不同的时钟源。在实际工作中，由于全国各地情况不一样，时钟源类型不尽一致，如果配备多种校时卡或校时设备，就会对设备管理带来麻烦，不利于现场配置和维护。2）时钟共享的问题。通常校时卡只负责给本机提供时钟，不考虑对外输出。如果存在多台设备需要精确校时，就需要卫星天线信号放大器和分配器，由此造成增加了设备和布线的复杂度，更会带来校时误差。针对相关技术中的问题，目前尚未提出有效的解决方案。
技术实现思路
针对相关技术中的上述技术问题，本技术提出一种多时钟源综合网络时统卡，可用于网络通信设备的时间校准，支持多种时钟源编码格式，保证了多个设备异地之间时间的统一。为实现上述技术目的，本技术的技术方案是这样实现的：一种多时钟源综合网络时统卡，包括FPGA芯片，其特征在于，所述FPGA芯片分别连接有时钟源接口和PCI-e接口，所述时钟源接口包括天线接口、IRIG-B码输入接口、1PPS信号输入接口和TOD码输入接口中的一种或多种，所述天线接口通过卫星信号接收机连接所述FPGA芯片，所述IRIG-B码输入接口、所述1PPS信号输入接口和所述TOD码输入接口各通过对应的驱动器连接所述FPGA芯片。进一步地，所述PCI-e接口上具有金手指，所述金手指分别连接电源和上位机。进一步地，所述FPGA芯片还分别连接有恒温晶振模块和压控DAC微调模块。进一步地，所述FPGA芯片还连接有普通晶振模块。进一步地，所述FPGA芯片还连接有Flash存储器。进一步地，所述卫星信号接收机为GPS接收机或北斗接收机。进一步地，所述时钟源接口还包括IRIG-B码输出接口、1PPS信号输出接口和TOD码输出接口，所述IRIG-B码输出接口、所述1PPS信号输出接口和所述TOD码输出接口各通过对应的驱动器连接所述FPGA芯片。进一步地，所述IRIG-B码输入接口、所述1PPS信号输入接口、所述TOD码输入接口、所述IRIG-B码输出接口、所述1PPS信号输出接口和所述TOD码输出接口均设置在所述SCSI连接器上。进一步地，所述驱动器为RS422驱动器、TTL驱动器或RS232驱动器。本技术的有益效果：可以接收IRIG-B码、TOD码、北斗/GPS时间码等多种时钟源编码格式时钟，经FPGA融合得到统一时间，采用恒温晶振获得稳定的振荡频率，通过压控DAC微调模块对恒温晶振进行微调，进一步提高晶振频率的准确性，适合各种高精度网络通信场合，一卡多能，减少了设备种类；可以输出多种格式的时钟数据，包括IRIG-B码输出、TOD码输出、1PPS信号输出等，通过多样的输出功能可为其他终端设备提供时钟源；在外部时钟源均缺失时，自守时误差控制在1天10微秒内。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是根据本技术实施例所述的多时钟源综合网络时统卡的电路框图；图2是根据本技术实施例所述的卫星信号接收机的电路图；图3是根据本技术实施例所述的与IRIG-B码输入接口连接的RS422驱动器的电路图；图4是根据本技术实施例所述的TTL驱动器的电路图；图5是根据本技术实施例所述的与TOD码输入接口连接的驱动器的电路图；图6是根据本技术实施例所述的与IRIG-B码输出接口连接的RS-422驱动器的电路图；图7是根据本技术实施例所述的与TOD码输出接口连接的驱动器的电路图；图8是根据本技术实施例所述的恒温晶振模块的电路图；图9是根据本技术实施例所述的压控DAC微调模块的电路图；图10是根据本技术实本文档来自技高网...

【技术保护点】
1.一种多时钟源综合网络时统卡，包括FPGA芯片，其特征在于，所述FPGA芯片分别连接有时钟源接口和PCI-e接口，所述时钟源接口包括天线接口、IRIG-B码输入接口、1PPS信号输入接口和TOD码输入接口中的一种或多种，所述天线接口通过卫星信号接收机连接所述FPGA芯片，所述IRIG-B码输入接口、所述1PPS信号输入接口和所述TOD码输入接口各通过对应的驱动器连接所述FPGA芯片。/n

【技术特征摘要】
1.一种多时钟源综合网络时统卡，包括FPGA芯片，其特征在于，所述FPGA芯片分别连接有时钟源接口和PCI-e接口，所述时钟源接口包括天线接口、IRIG-B码输入接口、1PPS信号输入接口和TOD码输入接口中的一种或多种，所述天线接口通过卫星信号接收机连接所述FPGA芯片，所述IRIG-B码输入接口、所述1PPS信号输入接口和所述TOD码输入接口各通过对应的驱动器连接所述FPGA芯片。


2.根据权利要求1所述的多时钟源综合网络时统卡，其特征在于，所述PCI-e接口上具有金手指，所述金手指分别连接电源和上位机。


3.根据权利要求1所述的多时钟源综合网络时统卡，其特征在于，所述FPGA芯片还分别连接有恒温晶振模块和压控DAC微调模块。


4.根据权利要求1所述的多时钟源综合网络时统卡，其特征在于，所述FPGA芯片还连接有普通晶振模块。


5.根据权利要求1所述的多时钟源综合网络时统卡，...

【专利技术属性】
技术研发人员：宋军，孟学军，敬佩，幕迁，张宗鹏，王丽生，
申请(专利权)人：北京新宇航星科技有限公司，
类型：新型
国别省市：北京;11