半导体装置制造方法及图纸

提供同时实现低导通损失和低开关损失的IGBT和应用其的电力变换装置。特征在于具备：半导体基板；第1导电类型的半导体层；第2导电类型的阱区域；第1栅电极及第2栅电极，隔着栅极绝缘膜而与所述半导体层及所述阱区域相接，夹着所述阱区域相互相邻地形成；第1导电类型的发射极区域；第2导电类型的供电区域；发射极电极；第2导电类型的集电极层；以及集电极电极，其中，所述第1栅电极及所述第2栅电极的间隔比与和各自相邻的其它栅电极之间的间隔窄，所述第1栅电极及所述第2栅电极各自与开关栅极布线或载流子控制栅极布线中的某一方电连接，与所述载流子控制栅极布线连接的栅电极的数量比与所述开关栅极布线连接的栅电极的数量多。

Semiconductor device

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术涉及半导体装置以及使用该半导体装置的电力变换装置，特别是涉及对于IGBT的电力损失降低和电力变换装置的高效化有效的技术。
技术介绍
全球变暖成为全世界共同的重要的紧急课题，作为其对策之一，功率电子技术的贡献期待度提高。特别是，面向承担电力变换功能的逆变器的高效化，要求以构成逆变器的起到功率开关功能的IGBT(InsulatedGateBipolarTransistor，绝缘栅双极晶体管)以及起到整流功能的二极管为主的功率半导体设备的低功耗化。图20示出以往的逆变器的部分电路图。对于具有绝缘栅端子71的IGBT70，与IGBT70反并联地连接有二极管72。逆变器构成为从直流电压源69被供给电力，对IGBT70的绝缘栅71施加电压而高速地重复接通(TURNON)、截止(TURNOFF)，从而控制对所连接的感应性负载68供给的电力。此外，感应性负载68是例如马达(电动机)。IGBT70和二极管72在导通时发生导通损失，在开关时发生开关损失，所以为了使逆变器小型化、高效化，需要降低IGBT70和二极管72的导通损失和开关损失。在此，开关损失包括从IGBT发生的接通损失和截止损失、在接通时从二极管发生的恢复损失。作为降低IGBT的导通损失和截止损失的技术，例如已知专利文献1以及专利文献2所记载那样的与“具有2个能够进行独立的控制的栅极的IGBT构造”有关的技术。图21是专利文献1记载的IGBT的剖面图。栅极G1和G2都具有沟槽形状，针对发射极电极7，在对栅极G1的栅电极91和栅极G2的栅电极92施加高电压时，在p型阱层2的栅电极界面生成作为反转层的电子层。由此，如果对集电极电极8与发射极电极7之间施加正向电压，则从发射极电极7经由形成于G1和G2的表面的电子层，向n-型漂移层1注入电子载流子，从p型集电极层4引出空穴载流子，在n-型漂移层1的内部发生电导率调制，IGBT成为导通状态。接下来，在截止时，通过对栅极施加比在p型阱层2的栅电极界面不形成反转层的阈值电压小的电压从而对电导率调制作出贡献的载流子被排出到发射极电极7和集电极电极8而转移到非导通状态，由于此时所产生的电流和施加于发射极电极7及集电极电极8的反向电压，产生被称为截止损失的电力损失。在此，在具有2个能够进行独立的控制的栅极的本构造中，能够在即将截止之前先于G1而对一方的栅极G2施加小于阈值电压的电压，能够临时地形成抑制了电导率调制的漂移区域。由此，能够降低由截止时所排出的载流子引起的电流，另外通过对集电极、发射极之间高速地施加反向电压，能够降低截止损失。即，是如下技术：能够在即将成为导通状态和非导通状态之前动态地控制对G1和G2施加的栅极偏压，能够通过该控制来降低在截止时发生的损失。图22是专利文献2记载的具有2个能够进行独立的控制的栅极的IGBT的剖面图。在本构造中，针对2个栅电极G1和G2，仅在各自的一侧形成有p型阱层2，在其对置极侧设置有p型的浮置层93。另外，将夹着p型阱层2的栅电极91、92的间隔a配置为比夹着p型浮置层93的间隔b短。这是谋求如下效果的构造：在IGBT的导通状态下，促进电导率调制，降低导通损失。在导通状态下，从发射极电极7对n-型漂移层1注入电子载流子，从p型集电极层4对n-型漂移层1注入空穴载流子。在此，由于存在空穴载流子经由p型阱层2流动到发射极电极7的电流路径，所以为了促进IGBT的电导率调制，需要提高该路径的电阻而使空穴载流子难以流动。因此，在本构造中，特征点在于相对于专利文献1的构造而减少p型阱层2的区域，能够实现在导通时空穴载流子的蓄积效果高且导通损失小的IGBT。现有技术文献专利文献1：日本特开2016-134568号公报专利文献2：国际公开第2014/038064号
技术实现思路
针对这些以往的IGBT，为了进一步降低损失，有效的是进一步改善导通时和截止时的漂移区域中的电导率调制的控制性。即，需要如下构造：能够在导通时促进电导率调制，因此使载流子的蓄积效果提高，另一方面，在即将截止之前抑制电导率调制，因此使载流子的抽取效率提高。然而，在图21的IGBT中，难以提高导通时的电导率调制，另外在图22的IGBT中，在即将截止之前抽取载流子的作用不足，难以通过这些构造来进一步改善IGBT的导通损失和截止损失的折衷关系。因此，本专利技术的目的在于，提供一种在IGBT中同时实现低导通损失和低开关损失而能够实现低功耗化的IGBT和应用该IGBT的电力变换装置。为了解决上述课题，本专利技术的特征在于，具备：第1导电类型的半导体层，形成于半导体基板的第1主面；第2导电类型的阱区域，与所述第1导电类型的半导体层相接，形成于所述第1主面侧；第1栅电极及第2栅电极，隔着栅极绝缘膜而与所述第1导电类型的半导体层及所述第2导电类型的阱区域相接，夹着所述第2导电类型的阱区域而相互相邻地形成；第1导电类型的发射极区域，形成于所述第2导电类型的阱区域的所述第1主面侧；第2导电类型的供电区域，贯通所述第1导电类型的发射极区域，与所述第2导电类型的阱区域电连接；发射极电极，经由所述第2导电类型的供电区域而与所述第2导电类型的阱区域电连接；第2导电类型的集电极层，与所述第1导电类型的半导体层相接，形成于与所述第1主面侧相反的一侧的所述半导体基板的第2主面侧；以及集电极电极，与所述第2导电类型的集电极层电连接，所述第1栅电极及所述第2栅电极的间隔比与和各自相邻的其它栅电极之间的间隔窄，所述第1栅电极及所述第2栅电极各自与开关栅极布线或者载流子控制栅极布线中的某一方电连接，与所述载流子控制栅极布线连接的栅电极的数量比与所述开关栅极布线连接的栅电极的数量多。根据本专利技术，通过在IGBT中提高电导率调制的控制性，能够改善导通电压和截止损失的折衷关系，同时实现低导通损失和低开关损失。另外，由此可实现能够实现低功耗化的IGBT和应用该IGBT的电力变换装置。上述以外的课题、结构以及效果通过以下的实施方式的说明而会变得清楚。附图说明图1是本专利技术的第1实施例的半导体装置的剖面图。图2是概念性地示出在本专利技术的第1实施例的半导体装置中对GS栅极和GC栅极施加阈值电压以上的电压，且IGBT为导通状态下的载流子分布的图。图3是概念性地示出在本专利技术的第1实施例的半导体装置中对GS栅极施加阈值电压以上的电压并对GC栅极施加小于阈值电压的电压，且IGBT为导通状态下的载流子分布的图。图4是示出适用于本专利技术的第1实施例的半导体装置的截止时的驱动波形以及由此得到的IGBT的集电极发射极间电压波形、集电极电流波形、电流电压积的图。图5是示出通过本专利技术得到的IGBT的截止损失、和由GC栅极生成的沟道条数相对由GS栅极生成的沟道条数的比例的相关性的图。图6A是本专利技术的第2实施例的半导体装置的剖面图。图6B是本专利技术的第2实施例的半导体装置的平面配置图。图7A是本专利技术的第2实施例的变形本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，具备：/n第1导电类型的半导体层，形成于半导体基板的第1主面；/n第2导电类型的阱区域，与所述第1导电类型的半导体层相接，形成于所述第1主面侧；/n第1栅电极及第2栅电极，隔着栅极绝缘膜而与所述第1导电类型的半导体层及所述第2导电类型的阱区域相接，夹着所述第2导电类型的阱区域而相互相邻地形成；/n第1导电类型的发射极区域，形成于所述第2导电类型的阱区域的所述第1主面侧；/n第2导电类型的供电区域，贯通所述第1导电类型的发射极区域，与所述第2导电类型的阱区域电连接；/n发射极电极，经由所述第2导电类型的供电区域而与所述第2导电类型的阱区域电连接；/n第2导电类型的集电极层，与所述第1导电类型的半导体层相接，形成于与所述第1主面侧相反的一侧的所述半导体基板的第2主面侧；以及/n集电极电极，与所述第2导电类型的集电极层电连接，/n所述第1栅电极及所述第2栅电极的间隔比与和各自相邻的其它栅电极之间的间隔窄，/n所述第1栅电极及所述第2栅电极各自与开关栅极布线或者载流子控制栅极布线中的某一方电连接，/n与所述载流子控制栅极布线连接的栅电极的数量比与所述开关栅极布线连接的栅电极的数量多。/n...

【技术特征摘要】
【国外来华专利技术】20170529 JP 2017-1055751.一种半导体装置，其特征在于，具备：
第1导电类型的半导体层，形成于半导体基板的第1主面；
第2导电类型的阱区域，与所述第1导电类型的半导体层相接，形成于所述第1主面侧；
第1栅电极及第2栅电极，隔着栅极绝缘膜而与所述第1导电类型的半导体层及所述第2导电类型的阱区域相接，夹着所述第2导电类型的阱区域而相互相邻地形成；
第1导电类型的发射极区域，形成于所述第2导电类型的阱区域的所述第1主面侧；
第2导电类型的供电区域，贯通所述第1导电类型的发射极区域，与所述第2导电类型的阱区域电连接；
发射极电极，经由所述第2导电类型的供电区域而与所述第2导电类型的阱区域电连接；
第2导电类型的集电极层，与所述第1导电类型的半导体层相接，形成于与所述第1主面侧相反的一侧的所述半导体基板的第2主面侧；以及
集电极电极，与所述第2导电类型的集电极层电连接，
所述第1栅电极及所述第2栅电极的间隔比与和各自相邻的其它栅电极之间的间隔窄，
所述第1栅电极及所述第2栅电极各自与开关栅极布线或者载流子控制栅极布线中的某一方电连接，
与所述载流子控制栅极布线连接的栅电极的数量比与所述开关栅极布线连接的栅电极的数量多。


2.根据权利要求1所述的半导体装置，其特征在于，
所述第1栅电极及所述第2栅电极是在贯通所述第2导电类型的阱区域而形成的沟槽内设置的沟槽栅型的栅电极。


3.根据权利要求1所述的半导体装置，其特征在于，
所述第1栅电极及所述第2栅电极是在与各自相邻的其它栅电极之间不具有导电区域的侧栅型的栅电极。


4.根据权利要求3所述的半导体装置，其特征在于，

【专利技术属性】
技术研发人员：三好智之，森睦宏，竹内悠次郎，古川智康，
申请(专利权)人：株式会社日立功率半导体，
类型：发明
国别省市：日本;JP