存储器设备以及制造存储器设备的方法技术

根据本公开的实施例的存储器设备包含逻辑电路，其中层压包括具有不同布线间距的层的多个布线层，以及设置在多个布线层之间的存储器元件。

Memory device and method of manufacturing memory device

【技术实现步骤摘要】
【国外来华专利技术】存储器设备以及制造存储器设备的方法
本公开涉及存储器元件混合在逻辑电路上的存储器设备，以及涉及制造该存储器设备的方法。
技术介绍
例如，如在PTL1和2中公开的半导体设备中那样，非易失性存储器在诸如微型计算机的半导体设备的逻辑电路上的混合安装已经被广泛地用作提高半导体设备的功能能力的手段。引文列表专利文献PTL1：日本未审查的专利申请公开No.2017-45947PTL2：日本未审查的专利申请公开No.2017-54900
技术实现思路
顺便提及，在NOR型闪速存储器用作要混合在逻辑电路上的存储器的情况下，存储器部和驱动器部在基板上彼此平行配置。因此，每比特的面积可能增加，这引起了对成本增加的担忧。期望提供可以实现较高的功能能力和成本降低这两者的存储器设备，以及制造这样的存储器设备的方法。根据本公开的实施例的存储器设备包括：逻辑电路，其中堆叠有包括布线间距不同的层的多个布线层；以及设置在多个布线层之间的存储器元件。根据本公开的实施例的制造存储器设备的方法包括：通过堆叠包括布线间距不同的层的多个布线层来形成逻辑电路；并且在多个布线层之间形成存储器元件。在根据本公开的实施例的存储器设备和根据本公开的实施例的制造存储器设备的方法中，在包括布线间距不同且构成逻辑电路的层的多个布线层之间形成存储器元件允许在不改变逻辑电路的布线图案或堆叠结构的情况下将存储器元件混合在逻辑电路上。根据本公开的实施例的存储器设备和本公开的实施例的制造存储器设备的方法，存储器元件形成在包括布线间距不同且构成逻辑电路的布线层的多个布线层之间，这允许在不改变逻辑电路的布线图案或堆叠结构的情况下将存储器元件混合在逻辑电路上。这可以实现较高的功能能力和成本降低这两者。要注意的是，上述效果不一定是限制性的，并且可以提供本公开中描述的任何效果。附图说明[图1]图1是根据本公开的第一实施例的存储器设备的构造的截面示意图。[图2]图2是图1中所示的存储器部的主要部分的放大截面示意图。[图3A]图3A是用于描述制造图1中所示的存储器设备的主要部分的方法的示例的截面示意图。[图3B]图3B是图3A中所示的工艺随后的工艺的截面示意图。[图3C]图3C是图3B中所示的工艺随后的工艺的截面示意图。[图3D]图3D是图3C中所示的工艺随后的工艺的截面示意图。[图3E]图3E是图3D中所示的工艺随后的工艺的截面示意图。[图3F]图3F是图3E中所示的工艺随后的工艺的截面示意图。[图3G]图3G是图3F中所示的工艺随后的工艺的截面示意图。[图3H]图3H是图3G中所示的工艺随后的工艺的截面示意图。[图4]图4是根据本公开的第二实施例的存储器设备的构造的截面示意图。[图5]图5是根据本公开的第三实施例的存储器设备的构造的截面示意图。[图6]图6是根据本公开的第四实施例的存储器设备的构造的截面示意图。[图7]图7是根据本公开的第五实施例的存储器设备的构造的截面示意图。[图8]图8是根据本公开的变形例1的存储器设备的构造的截面构造图。[图9]图9是根据本公开的变形例2的存储器设备的构造的截面示意图。[图10A]图10A是用于描述制造图9中所示的存储器设备的主要部分的方法的截面示意图。[图10B]图10B是图10A中所示的工艺随后的工艺的截面示意图。[图10C]图10C是图10B中所示的工艺随后的工艺的截面示意图。[图10D]图10D是图10C中所示的工艺随后的工艺的截面示意图。[图10E]图10E是图10D中所示的工艺随后的工艺的截面示意图。[图10F]图10F是图10E中所示的工艺随后的工艺的截面示意图。[图10G]图10G是图10F中所示的工艺随后的工艺的截面示意图。[图11A]图11A是用于描述制造根据本公开的变形例3的存储器设备的主要部分的方法的截面示意图。[图11B]图11B是图11A中所示的工艺随后的工艺的截面示意图。[图11C]图11C是图11B中所示的工艺随后的工艺的截面示意图。[图11D]图11D是图11C中所示的工艺随后的工艺的截面示意图。[图12]图12是根据本公开的变形例4的存储器设备的构造的截面示意图。[图13]图13是根据本公开的变形例5的存储器设备的构造的截面示意图。[图14]图14是根据本公开的变形例6的存储器设备的主要部分的构造的截面示意图。[图15]图15是根据本公开的变形例7的存储器设备的主要部分的构造的截面示意图。具体实施方式在下文中，参考附图详细描述本公开的一些实施例。以下描述仅仅是本公开的具体示例，并且本公开不限于以下实施例。此外，本公开不限于附图中所示的每个组件的布置、尺寸、尺寸比率等。要注意的是，以以下顺序给出描述。1、第一实施例(存储器单元配置在构成逻辑电路的布线层之间的示例)1-1、存储器设备的构造1-2、制造存储器设备的方法1-3、作用和效果2、第二实施例(在三个堆叠的布线层之中存储器元件形成在一方的布线层之间并且选择元件配置在另一方的布线层之间的示例)3、第三实施例(存储器单元形成在省略第二层布线层的三个堆叠的布线层之中的示例)4、第四实施例(存储器单元和中间电阻层以堆叠的方式形成在省略第二层布线层的三个堆叠的布线层之中的示例)5、第五实施例(形成存储器单元以跨越布线间距不同的布线层之间的边界的示例)6、变形例6-1、变形例1(存储器单元形成在省略第二层布线层的包括布线间距不同的布线层的三个堆叠的布线层之中的示例)6-2、变形例2(中间电阻层设置在构成存储器单元的存储器元件和选择元件之间的示例)6-3、变形例3(通过在逻辑部和存储器部中使用包括不同材料的刻蚀停止膜来一并地执行逻辑部中的布线和通孔的耦接以及存储器部中的位线BL和存储器单元的耦接的示例)6-4、变形例4(多个存储器单元设置在不同的布线层之间的示例)6-5、变形例5(多个存储器单元设置在布线间距不同的布线层之间的示例)6-6、变形例6(形成在存储器单元上的阻挡金属膜的位置偏移的示例)6-7、变形例7(在构成逻辑电路的布线层之间使用镶嵌方法形成存储器单元的示例)<1、第一实施例>图1是根据本公开的第一实施例的存储器设备(存储器设备1)的截面构造的示意图。图2是图1中所示的存储器设备1的主要部分的构造的放大图。存储器设备1构成要安装在例如可移动装置或汽车的电子装置等上的微型计算机，并且具有存储器混合在逻辑电路上的构造。在本实施例中，存储器设备1具有存储器元件12形成在构成逻辑电路100的多个布线层(金属膜M1至金属膜M10)中的布线层之间(例如，在金属膜M3与金属膜M4之间本文档来自技高网...

【技术保护点】
1.一种存储器设备，包含：/n逻辑电路，其中堆叠有包括布线间距不同的布线层的多个层；以及/n存储器元件，设置在所述多个布线层之间。/n

【技术特征摘要】
【国外来华专利技术】20170531 JP 2017-1078401.一种存储器设备，包含：
逻辑电路，其中堆叠有包括布线间距不同的布线层的多个层；以及
存储器元件，设置在所述多个布线层之间。


2.根据权利要求1所述的存储器设备，其中，选择元件和所述存储器元件一起设置在所述多个布线层之间。


3.根据权利要求1所述的存储器设备，其中
所述逻辑电路包括逻辑部以及其中形成所述存储器元件的存储器部，并且
所述逻辑部和所述存储器部具有相同的布线结构。


4.根据权利要求1所述的存储器设备，其中，在所述多个布线层中，按顺序堆叠第一布线层和第二布线层，所述第一布线层为布线间距密集的多个布线层堆叠而成，所述第二布线层为比所述第一布线层的布线间距稀疏的布线间距的多个布线层堆叠而成。


5.根据权利要求4所述的存储器设备，其中
所述存储器元件与选择元件一起构成存储器单元，并且
所述存储器单元设置在堆叠在所述第一布线层中的两个布线之间。


6.根据权利要求4所述的存储器设备，其中
所述存储器元件与选择元件一起构成存储器单元，并且
在所述存储器单元中，所述存储器元件设置在堆叠在所述第一布线层内的三个布线中的一方的布线之间，并且所述选择元件设置在另一方的布线之间。


7.根据权利要求4所述的存储器设备，其中
所述存储器元件与选择元件一起构成存储器单元，并且
所述存储器单元和导电膜在堆叠在所述第一布线层内的两个布线之间堆叠。


8.根据权利要求4所述的存储器设备，其中
所述存储器元件与选择元件一起构成存储器单元，并且
所述存储器单元设置在所述第一布线层内的多个布线之间。


9.根据权利要求4所述的存储器设备，其中
所述存储器元件与选择元件一起构成存储器单元，并且
所述存储器单元设置成跨越所述第一布线层和所述第二布线层。


10.根据权利要求9所述的存储器设备，其中，所述存储器元件设置在所述第二布线层侧，并且所...

【专利技术属性】
技术研发人员：角野润，田崎雅幸，深田英幸，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：日本;JP