在基板的突出部上包括接触部的垂直FET器件制造技术

提供了VFET器件。一种VFET器件包括基板，该基板包括第一突出部和第二突出部。该VFET器件包括位于第一突出部和第二突出部之间的隔离区域。该VFET器件包括分别位于第一突出部和第二突出部上的第一硅化物区域和第二硅化物区域。此外，该VFET器件包括位于第一硅化物区域和第二硅化物区域上的接触部。还提供了形成VFET器件的相关方法。

A vertical FET device including a contact part on the protrusion of the substrate

Vfet devices are provided. A vfet device includes a substrate including a first protrusion and a second protrusion. The vfet device includes an isolation region between the first protrusion and the second protrusion. The vfet device includes a first silicide region and a second silicide region respectively located on the first protrusion and the second protrusion. In addition, the vfet device includes a contact part located on the first silicide region and the second silicide region. The method of forming vfet device is also provided.

【技术实现步骤摘要】
在基板的突出部上包括接触部的垂直FET器件相关申请的交叉引用本申请要求于2018年5月16日提交的名称为“VerticalFETStructuretoReduceBottomContactResistanceandMethodsofFabricatingtheSame(在基板的突出部上包括接触部的垂直FET器件)”的美国临时专利申请No.62/672,281的优先权，其全部公开内容通过引用并入本文。
本公开总体上涉及半导体器件领域，更具体地，涉及垂直场效应晶体管(VFET)器件。
技术介绍
由于VFET结构可以提供可扩展性和中线(MOL)电容降低，已将VFET研究作为除鳍形FET(FinFET)之外的下一代器件结构的候选。然而，在沟道应力工程、栅极长度控制和/或结形成方面，VFET可能存在挑战。例如，VFET的结构可能难以使VFET器件的沟道产生应变。
技术实现思路
根据本文的一些实施例，VFET器件可以包括基板，该基板包括多个竖直突出部。VFET器件可以包括多个隔离区域，交替布置在多个竖直突出部之间。VFET器件可以包括多个竖直突出部的顶面和侧壁上的多个硅化物区域。此外，VFET器件可以包括多个竖直突出部的顶面和侧壁上的多个硅化物区域上的接触部。在一些实施例中，接触部可以包括分别朝向多个隔离区域突出的多个部分。接触部的多个部分的侧壁可以与多个硅化物区域物理接触。附加地或备选地，接触部可以连续延伸跨过多个竖直突出部中的至少三个和多个隔离区域中的至少两个，并且多个竖直突出部的侧壁可以包括面向接触部的至少四个侧壁。根据一些实施例，VFET器件可以包括多个鳍形半导体结构，分别从多个竖直突出部竖直突出。此外，VFET器件可以包括多个上部源/漏区，分别位于多个鳍形半导体结构的顶面。接触部可以与多个鳍形半导体结构和多个上部源/漏区横向间隔开。在一些实施例中，VFET器件可以包括多个下部源/漏区，位于多个鳍形半导体结构和多个竖直突出部之间。在一些实施例中，多个竖直突出部可以包括基板的多个第一竖直突出部。VFET器件还可以包括述基板的多个第二竖直突出部。多个第二竖直突出部上可以没有接触部。根据本文的一些实施例，VFET器件可以包括第一竖直突出部、第二竖直突出部和第三竖直突出部。VFET器件可以包括第一隔离区域，位于第一竖直突出部和第二竖直突出部之间。VFET器件可以包括第二隔离区域，位于第二竖直突出部和第三竖直突出部之间。此外，VFET器件可以包括接触部，位于第一竖直突出部、第二竖直突出部和第三竖直突出部的相应顶面和相应侧壁上。在一些实施例中，VFET器件可以包括硅化物区域，位于第一竖直突出部、第二竖直突出部和第三竖直突出部的顶面和侧壁上。硅化物区域可以位于接触部与第一竖直突出部、第二竖直突出部和第三竖直突出部之间。此外，接触部可以包括与硅化物区域的位于第一竖直突出部、第二竖直突出部和第三竖直突出部的侧壁上的部分物理接触的部分。根据一些实施例，第一隔离区域和第二隔离区域可以位于第一竖直突出部、第二竖直突出部和第三竖直突出部的下部之间。接触部的部分可以包括分别朝向第一隔离区域和第二隔离区域突出的第一部分和第二部分。接触部的第一部分可以位于第一竖直突出部的上部和第二竖直突出部的上部之间，以及此外，接触部的第二部分可以位于第二竖直突出部的上部和第三竖直突出部的上部之间。在一些实施例中，接触部可以从第一竖直突出部的顶面连续延伸到第二竖直突出部的顶面和第三竖直突出部的顶面。根据一些实施例，VFET器件可以包括第一鳍形半导体结构、第二鳍形半导体结构和第三鳍形半导体结构，分别位于第一竖直突出部、第二竖直突出部和第三竖直突出部上。VFET器件可以包括第一上部源/漏区、第二上部源/漏区和第三上部源/漏区，分别位于第一鳍形半导体结构、第二鳍形半导体结构和第三鳍形半导体结构的顶面。VFET器件可以包括第一下部源/漏区、第二下部源/漏区和第三下部源/漏区，位于第一鳍形半导体结构、第二鳍形半导体结构和第三鳍形半导体结构与第一竖直突出部、第二竖直突出部和第三竖直突出部之间。第一鳍形半导体结构、第二鳍形半导体结构和第三鳍形半导体结构可以分别在第一竖直突出部、第二竖直突出部和第三竖直突出部上包括鳍形半导体结构。此外，接触部可以与第一鳍形半导体、第二鳍形半导体和第三鳍形半导体结构横向间隔开。在一些实施例中，基板可以包括第四竖直突出部和第五竖直突出部，并且VFET器件可以包括第四竖直突出部和第一竖直突出部之间的第三隔离区域。此外，VFET器件可以包括第五竖直突出部和第三竖直突出部之间的第四隔离区域，并且第四竖直突出部和第五竖直突出部上可以没有接触部。根据本文的一些实施例，VFET器件可以包括基板，该基板包括第一突出部和第二突出部。VFET器件可以包括位于第一突出部和第二突出部之间的隔离区域。该VFET器件可以包括分别位于第一突出部和第二突出部上的第一硅化物区域和第二硅化物区域。此外，VFET器件可以包括接触部，从第一硅化物区域的位于第一突出部顶面上的顶部连续延伸到第二硅化物区域的位于第二突出部顶面上的顶部。接触部可以包括朝向隔离区域在第一突出部和第二突出部之间突出的部分。在一些实施例中，VFET器件可以包括基板的第三突出部和第三突出部上的第三硅化物区域。隔离区域可以包括第一隔离区域。此外，VFET器件可以包括第二隔离区域，位于第二突出部和第三突出部之间。接触部可以从第二硅化物区域的顶部连续延伸到第三硅化物区域的位于第三突出部顶面上的顶部。根据一些实施例，接触部突出的部分可以是第一部分，并且接触部可以包括朝向第二隔离区域在第二突出部和第三突出部之间突出的第二部分。在一些实施例中，接触部的突出的部分可以物理接触第一硅化物区域的位于第一突出部侧壁上的侧壁部分和第二硅化物区域的位于第二突出部侧壁上的侧壁部分。此外，隔离区域可以位于第一突出部的侧壁的下部和第二突出部的侧壁的下部之间。接触部的突出的部分可以位于第一突出部的侧壁的上部和第二突出部的侧壁的上部之间。根据一些实施例，VFET器件可以包括基板的第三突出部。隔离区域可以是第一隔离区域。此外，VFET器件可以包括与第一突出部和第三突出部相邻且位于它们之间的第二隔离区域，并且第三突出部上没有接触部。根据本文的一些实施例，一种形成VFET器件的方法可以包括在基板的多个突出部的顶面和侧壁上形成多个硅化物区域。该方法可以包括在多个硅化物区域的位于多个突出部的顶面上的顶部和多个硅化物区域的位于多个突出部的侧壁上的侧壁部形成接触部。此外，接触部可以与分别位于多个突出部上的多个鳍形半导体结构横向间隔开。在一些实施例中，该方法可以包括通过图案化基板来形成多个突出部。此外，该方法可以包括在形成多个硅化物区域之前，在多个突出部之间形成隔离区域。根据一些实施例，形成隔离区域可以包括在多个突出部之间形成隔离材料，并且从多个突出部的侧壁的上部移除隔离材料的上部。在一些实施例中，形成多个硅化物区域可以包括在多个突出本文档来自技高网...

【技术保护点】
1.一种垂直场效应晶体管VFET器件，包括：/n基板，所述基板包括多个竖直突出部；/n多个隔离区域，交替布置在所述多个竖直突出部之间；/n所述多个竖直突出部的顶面和侧壁上的多个硅化物区域；以及/n所述多个竖直突出部的顶面和侧壁上的所述多个硅化物区域上的接触部。/n

【技术特征摘要】
20180516 US 62/672,281;20190214 US 16/275,6751.一种垂直场效应晶体管VFET器件，包括：
基板，所述基板包括多个竖直突出部；
多个隔离区域，交替布置在所述多个竖直突出部之间；
所述多个竖直突出部的顶面和侧壁上的多个硅化物区域；以及
所述多个竖直突出部的顶面和侧壁上的所述多个硅化物区域上的接触部。


2.根据权利要求1所述的VFET器件，其中，所述接触部包括分别朝向所述多个隔离区域突出的多个部分。


3.根据权利要求2所述的VFET器件，其中，所述接触部的所述多个部分的侧壁与所述多个硅化物区域物理接触。


4.根据权利要求1所述的VFET器件，
其中，所述接触部连续延伸跨过所述多个竖直突出部中的至少三个和所述多个隔离区域中的至少两个，以及
其中，所述多个竖直突出部的侧壁包括面向所述接触部的至少四个侧壁。


5.根据权利要求1所述的VFET器件，还包括：
多个鳍形半导体结构，分别从所述多个竖直突出部竖直突出；以及
多个上部源/漏区，分别位于所述多个鳍形半导体结构的顶面，
其中，所述接触部与所述多个鳍形半导体结构和所述多个上部源/漏区横向间隔开。


6.根据权利要求5所述的VFET器件，还包括多个下部源/漏区，位于所述多个鳍形半导体结构和所述多个竖直突出部之间。


7.根据权利要求1所述的VFET器件，
其中，所述多个竖直突出部包括所述基板的多个第一竖直突出部，
其中，所述VFET器件还包括所述基板的多个第二竖直突出部，以及
其中，所述多个第二竖直突出部上没有所述接触部。


8.一种垂直场效应晶体管VFET器件，包括：
基板，包括第一竖直突出部、第二竖直突出部和第三竖直突出部；
第一隔离区域，位于第一竖直突出部和第二竖直突出部之间；
第二隔离区域，位于第二竖直突出部和第三竖直突出部之间；
以及
接触部，位于第一竖直突出部、第二竖直突出部和第三竖直突出部的相应顶面和相应侧壁上。


9.根据权利要求8所述的VFET器件，还包括硅化物区域，位于第一竖直突出部、第二竖直突出部和第三竖直突出部的顶面和侧壁上，
其中，所述硅化物区域位于所述接触部与第一竖直突出部、第二竖直突出部和第三竖直突出部之间。


10.根据权利要求9所述的VFET器件，其中，所述接触部包括与所述硅化物区域的位于第一竖直突出部、第二竖直突出部和第三竖直突出部的侧壁上的部分物理接触的部分。


11.根据权利要求10所述的VFET器件，
其中，第一隔离区域和第二隔离区域位于第一竖直突出部、第二竖直突出部和第三竖直突出部的下部之间，
其中，所述接触部的所述部分包括分别朝向第一隔离区域和第二隔离区域突出的第一部分和第二部分，
其中，所述接触部的第一部分位于第一竖直突出部的上部和第二竖直突出部的上部之间，以及
其中，所述接触部的第二部分位于第二竖直突出部的上部和第三竖直突出部的上部之间。


12.根据权利要求8所述的VFET器件，其中，所述接触部从第一竖...

【专利技术属性】
技术研发人员：郑荣采，姜明吉，徐康一，金善培，朴容喜，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR