二维排列双面错嵌式三维探测器及其阵列制造技术

本实用新型专利技术公开了一种二维排列双面错嵌式三维探测器及其阵列，包括上沟槽电极和下沟槽电极，上沟槽电极和下沟槽电极分别刻蚀在中间半导体基体表面；上沟槽电极内嵌有上中央电极，上中央电极和上沟槽电极间填充有上半导体基体；下沟槽电极内嵌有下中央电极，下沟槽电极和下中央电极间填充有下半导体基体；上沟槽电极和下沟槽电极规格相同，下沟槽电极位于上沟槽电极下方，两者垂直相距d3，且两者水平方向四分之一部位重叠，上中央电极和下中央电极规格相同。上中央电极位于上沟槽电极中心，下中央电极位于下沟槽电极中心。上中央电极和下中央电极均为n型重掺杂半导体基体，上沟槽电极和下沟槽电极均为p型重掺杂半导体基体。

Two dimensional array, two-sided staggered three-dimensional detector and its array

The utility model discloses a two-dimensional arranged double-sided staggered three-dimensional detector and its array, which comprises an upper groove electrode and a lower groove electrode, wherein the upper groove electrode and the lower groove electrode are etched on the surface of the intermediate semiconductor matrix respectively; the upper groove electrode is embedded with an upper central electrode, and the upper middle electrode and the upper groove electrode are filled with an upper semiconductor matrix; the lower groove electrode is embedded with a lower center The electrode, the lower groove electrode and the lower central electrode are filled with the lower semiconductor matrix; the specifications of the upper groove electrode and the lower groove electrode are the same, the lower groove electrode is located under the upper groove electrode, the vertical distance between them is D3, and the two parts overlap in the horizontal direction by a quarter, and the specifications of the upper central electrode and the lower central electrode are the same. The upper central electrode is located in the center of the upper groove electrode, and the lower central electrode is located in the center of the lower groove electrode. The upper and lower central electrodes are n-type heavily doped semiconductor matrix, and the upper and lower groove electrodes are p-type heavily doped semiconductor matrix.

【技术实现步骤摘要】
二维排列双面错嵌式三维探测器及其阵列
本技术属于光子(包括X光、激光、X射线自由电子激光)或粒子探测
，涉及一种二维排列双面错嵌式三维探测器及其阵列。
技术介绍
三维沟槽电极硅探测器是通过在芯片上单面刻蚀出一定深度的沟槽电极与中央电极，若沟槽电极在芯片上贯穿刻蚀形成一个回路，则探测器会掉落于芯片之外。因此采用在芯片上单面刻蚀出一定深度(小于芯片深度)的沟槽电极与中央电极，未被沟槽电极包围的底部为死区，底部死区深度与单面刻蚀的沟槽电极的刻蚀深度之和为芯片总深度。因此，底部死区比例决定于单面刻蚀的沟槽电极的刻蚀深度。在三维沟槽电极硅探测器的单面刻蚀的沟槽电极与中央电极制作时，若想将死区比例降至最小，则需要最新的深刻蚀技术(最高深宽比指标)，在单面刻蚀时将沟槽电极与中央电极的深度做到最大。这对三维沟槽电极硅探测器制造中的深刻蚀技术要求很高。探测器主要用于高能物理、天体物理、航空航天、军事、医学技术等领域。三维沟槽电极探测器，位置分辨率等于电极间距的长度，若想得到高位置分辨率，必须将电极间距做到很小，使得电子学读出路数多，造成电子学复杂，成本高；且将电极间距做到很小，可能会导致击穿，在本身耗尽电压就高的情况下，更容易被击穿。另外，三维沟槽电极硅探测器的中央收集极与外层沟槽均是由刻蚀、填充形成，刻蚀出的沟槽的宽度与沟槽的深度有关，即深刻蚀技术的宽深比，目前深刻蚀的宽深比能做到1:30，说明在300微米厚度的芯片中刻蚀一条贯穿芯片的沟槽，沟槽宽度最小为10微米，而沟槽本身不能收集电荷，因此其本身不能算作灵敏区，而成为死区，这其实在整个探测器中算是不小的比例，导致死区面积增大、灵敏区面积减少。
技术实现思路
本技术的目的在于提供一种二维排列双面错嵌式三维探测器及其阵列，解决了现有三维沟槽电极探测器灵敏度低、电子学读出路数多造成电子学复杂、容易被击穿和位置分辨率低的问题。本技术所采用的技术方案是，二维排列双面错嵌式三维探测器，包括上沟槽电极、下沟槽电极和中间半导体基体，上沟槽电极刻蚀在中间半导体基体上表面，下沟槽电极刻蚀在中间半导体基体下表面；上沟槽电极为长方体结构，其外长为2RX、外宽为2RY，下沟槽电极与上沟槽电极规格相同，下沟槽电极位于上沟槽电极下方，下沟槽电极上表面与上沟槽电极下表面垂直相距d3，且两者在水平方向有四分之一部位重叠；上沟槽电极内嵌有上中央电极，上中央电极和上沟槽电极之间填充有上半导体基体；下沟槽电极内嵌有下中央电极，下沟槽电极和下中央电极之间填充有下半导体基体。进一步的，所述上中央电极和下中央电极规格相同；所述上沟槽电极和下沟槽电极的垂直距离d3满足d3＝r1或d3＝r2，r1为上沟槽电极与上中央电极的电极间距，r2为下沟槽电极与下中央电极的电极间距。进一步的，所述上中央电极位于上沟槽电极中心，所述下中央电极位于下沟槽电极中心；所述RX＝RY。进一步的，所述上中央电极和下中央电极均为n型重掺杂半导体基体；所述上沟槽电极和下沟槽电极均为p型重掺杂半导体基体；所述上半导体基体、下半导体基体和中间半导体基体均为p型轻掺杂半导体基体或n型轻掺杂半导体基体。进一步的，所述上中央电极和下中央电极均为p型重掺杂半导体基体；所述上沟槽电极和下沟槽电极均为n型重掺杂半导体基体；所述上半导体基体、下半导体基体和中间半导体基体均为p型轻掺杂半导体基体或n型轻掺杂半导体基体；所述n型轻掺杂半导体基体、p型轻掺杂半导体基体、n型重掺杂半导体基体和p型重掺杂半导体基体均是材质为Si的半导体基体。进一步的，所述上半导体基体、下半导体基体和中间半导体基体的掺杂浓度为1×1012cm-3；所述上沟槽电极、上中央电极、下沟槽电极和下中央电极的掺杂浓度为1×1018cm-3～5×1019cm-3；所述n型轻掺杂半导体基体、p型轻掺杂半导体基体、n型重掺杂半导体基体和p型重掺杂半导体基体还可替换为材质为Ge、HgI2、GaAs、TiBr、CdTe、CdZnTe、CdSe、GaP、HgS、PbI2或AlSb中的任意一种的半导体基体。本技术所采用的另一技术方案是，一种应用二维排列双面错嵌式三维探测器并排排列组成的二维排列双面错嵌式三维探测器阵列。本技术的有益效果是，二维排列双面错嵌式三维探测器及其阵列，首先，由于采用双面刻蚀使得需要单面刻蚀的沟槽深度变小，因此可以将中央电极和沟槽电极的宽度减少一半，大大减少电极本身充当的死区，当探测器高度一致时，本技术电极本身充当的死区仅为传统三维沟槽电极探测器的一半，使得电极充当的死区减少，灵敏度提升；其次，沟槽电极均不刻蚀到底，两个沟槽电极在竖直方向上的距离为d3，可以保持两者不相互接触，避免短路，同时保证芯片能机械上互相连接；d3等于沟槽电极与中央电极的间距，使得探测器耗尽时，竖直方向上的耗尽宽度约等于水平方向上的耗尽宽度，能够使探测器内部电场分布更加均匀，利于处理；本技术的二维排列双面错嵌式三维探测器可探测二维方向上的垂直入射的粒子、光子位置变化，且探测到的垂直入射的粒子、光子横向和纵向的最小位置变化均为探测到的垂直入射的粒子、光子最小位置变化较传统探测器更小，使得位置分辨率提升；本技术探测器阵列宽度长度可以做到很大，被击穿风险大大减低。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是二维排列双面错嵌式三维探测器结构示意图；图2是二维排列双面错嵌式三维探测器的俯视图；图3是二维排列双面错嵌式三维探测器2*1阵列俯视图；图4是二维排列双面错嵌式三维探测器2*1阵列主视图。图中，1.上半导体基体，2.上沟槽电极，3.上中央电极，4.下半导体基体，5.下沟槽电极，6.下中央电极，7.中间半导体基体。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。实施例1二维排列双面错嵌式三维探测器，如图1～3所示，包括第三硅基体7，第三硅基体7上表面刻蚀有上沟槽电极2，第三硅基体7下表面刻蚀有下沟槽电极5，上沟槽电极2和下沟槽电极5为内部中空的长方体结构，上沟槽电极2内嵌有上中央电极3，下沟槽电极5内嵌有下中央电极6，上中央电极3和上沟槽电极2之间填充有上半导体基体1，下沟槽电极5和下中央电极6之间填充有下半导体基体4。上沟槽电极2外长为2RX、外宽为2RY，上中央电极3和下中央电极6两者中心垂直相距d3，d3＝r1或d3＝r2，r1为上中央电极3和上沟槽电本文档来自技高网...

【技术保护点】
1.二维排列双面错嵌式三维探测器，其特征在于，包括上沟槽电极(2)、下沟槽电极(5)和中间半导体基体(7)，上沟槽电极(2)刻蚀在中间半导体基体(7)上表面，下沟槽电极(5)刻蚀在中间半导体基体(7)下表面；上沟槽电极(2)为长方体结构，其外长为2R

【技术特征摘要】
1.二维排列双面错嵌式三维探测器，其特征在于，包括上沟槽电极(2)、下沟槽电极(5)和中间半导体基体(7)，上沟槽电极(2)刻蚀在中间半导体基体(7)上表面，下沟槽电极(5)刻蚀在中间半导体基体(7)下表面；上沟槽电极(2)为长方体结构，其外长为2RX、外宽为2RY，下沟槽电极(5)与上沟槽电极(2)规格相同，下沟槽电极(5)位于上沟槽电极(2)下方，下沟槽电极(5)上表面与上沟槽电极(2)下表面垂直相距d3，且两者在水平方向有四分之一部位重叠；上沟槽电极(2)内嵌有上中央电极(3)，上中央电极(3)和上沟槽电极(2)之间填充有上半导体基体(1)；下沟槽电极(5)内嵌有下中央电极(6)，下沟槽电极(5)和下中央电极(6)之间填充有下半导体基体(4)。


2.根据权利要求1所述的二维排列双面错嵌式三维探测器，其特征在于，所述上中央电极(3)和下中央电极(6)规格相同；
所述上沟槽电极(2)和下沟槽电极(5)的垂直距离d3满足d3＝r1或d3＝r2，r1为上沟槽电极(2)与上中央电极(3)的电极间距，r2为下沟槽电极(5)与下中央电极(6)的电极间距。


3.根据权利要求2所述的二维排列双面错嵌式三维探测器，其特征在于，所述上中央电极(3)位于上沟槽电极(2)中心，所述下中央电极(6)位于下沟槽电极(5)中心；
所述RX＝RY。


4.根据权利要求3所述的二维排列双面错嵌式三维探测器，其特征在于，所述上中央电极(3)和下中央电极(6)均为n型重掺杂半导体基体；
所述...

【专利技术属性】
技术研发人员：李正，张亚，
申请(专利权)人：湘潭大学，
类型：新型
国别省市：湖南;43