具有垂直结构的异质结晶体管制造技术

本发明专利技术涉及一种异质结场效应晶体管(1)，其包括：‑形成电子气体层或空穴层(15)的III‑N型第一和第二半导体层(14、13)的堆叠；‑与该气体层电接触的第一传导电极(21)以及第二传导电极(22)；‑分离层(12)，其与第一电极对齐且位于第二半导体层(13)的下方；‑第三半导体层(11)，其布置在分离层(12)下方并且与第二电极电接触；‑导电元件(24)，其与所述气体层(15)电接触并且电连接第三半导体层(11)和所述气体层(15)；‑位于所述导电元件(24)和第一传导电极(21)之间的控制栅极(23)。

Heterocrystalline tube with vertical structure

The invention relates to a heterojunction field effect transistor (1), which comprises: a stack of type III \u2011 n first and second semiconductor layers (14, 13) forming an electron gas layer or a hole layer (15); a first conducting electrode (21) and a second conducting electrode (22) electrically contacting the gas layer; a separation layer (12), which is aligned with the first electrode and located below the second semiconductor layer (13); a third half A conductive layer (11) arranged under the separation layer (12) and electrically contacted with the second electrode; a conductive element (24) electrically contacted with the gas layer (15) and electrically connected with the third semiconductor layer (11) and the gas layer (15); a control grid (23) located between the conductive element (24) and the first conductive electrode (21).

【技术实现步骤摘要】
【国外来华专利技术】具有垂直结构的异质结晶体管本专利技术涉及异质结晶体管，特别是具有垂直结构的异质结晶体管。现在许多电子应用需要性能的改进，例如特别是在用于汽车和陆地运输的嵌入式电子产品中、航空中、医疗系统中或家庭自动化解决方案中的电子应用。这些应用需要在通常大于兆赫的频率范围内操作高功率开关。历史上，长期以来，高频率开关一直使用基于通常是硅的半导体沟道的场效应晶体管。对于较低频率，结型晶体管是优选的，因为结型晶体管支持更高的电流密度。然而，由于这些晶体管中的每一个的击穿电压相对有限，功率应用需要使用大量的串联晶体管或具有较大空间电荷区的晶体管，这导致更高的流阻力。无论是在稳态条件下还是在开关期间，通过这些串联晶体管的损耗是相当大的。功率开关的替代方案(尤其是在高频率下)是使用异质结场效应晶体管，也称为异质结构场效应晶体管。这种晶体管尤其包括高电子迁移率晶体管(HEMT)。特别地，高电子迁移率晶体管包括具有不同带隙的两个半导体层的叠加，这两个半导体层在它们的界面处形成量子阱。电子被限制在该量子阱中，形成二维电子气体。出于耐高压和高温的原因，选择这些晶体管以便具有宽的能量带隙。异质结晶体管最常见的结构是基于衬底上的半导体层的垂直堆叠。这种类型的晶体管据说是横向结构的，晶体管的源极、漏极和栅极设置在其顶部，并且源极和漏极位于栅极的任一侧。然而，对于高电流密度，横向晶体管需要很大的空间以用于容纳足够大的电子气体层。这种横向晶体管除了占用衬底的大部分区域之外，这些晶体管的尺寸还受到限制：用于形成电子气体层的半导体材料中的缺陷水平对于面积超过大约50mm2的晶体管是个问题。除了这种面积之外，在制造方法中的失效晶体管的比率也极大地影响了其赢利。另外，高密度电流所必需的源极和漏极占据了该衬底表面的很大比率，这进一步限制了电子气体层的可用宽度。为此，开发了具有垂直结构的异质结晶体管。由加利福利亚圣芭芭拉大学M.RamyaYeluri于2015年5月21日在《应用物理学快报》第106卷中发表的文献“VerticalGalliumNitridetransistorswithburiedp-typecurrentblocking”描述了一种具有垂直结构的异质结晶体管的配置示例。该晶体管包括在背面上的n掺杂的第一GaN层。在该第一GaN层下面形成金属漏极。该第一GaN层被具有较低浓度的n掺杂的第二GaN层覆盖。第二GaN层被p型掺杂的第三GaN层覆盖。第二层形成通过第三层的延长部分，该延长部分由术语“开口”表示。第三GaN层被未特意掺杂类型的第四GaN层覆盖。开口与该第四GaN层接触。由于在第四GaN层下面存在第三pGaN层，不仅通过第二层的厚度而且通过源极和开口之间的第四层的长度提供对电压击穿的抵抗力，从而减小源极和漏极之间的GaN中的电场幅度。第四GaN层被AlGaN层覆盖，以便在它们的界面附近形成电子气体层。在AlGaN层上开口正上方形成栅极绝缘体。该栅极绝缘体被金属栅极覆盖。源极形成在栅极的任一侧，相对于开口横向偏移。源极与电子气体层电接触。由于传导路径使用晶体管表面的大部分，因此相对于横向结构的晶体管，较小的衬底表面积就可以得到大的电流密度。在断开状态下，源极和漏极之间的漏电流也会减小。此外，将漏极移至背面允许进一步减小衬底上的晶体管的表面积。这种晶体管具有一些缺点。这种晶体管的制造过程包括通过外延生长来沉积第一层至第三层。然后，从外延反应器中移除衬底，通过第三层执行蚀刻步骤以形成凹槽，直到到达第二层。然后将衬底重新引入外延反应器中以生长开口、第四层和AlGaN层。在随后的步骤中，形成源极和栅极。由于从外延反应器中移除了衬底，凹槽的底部受到污染，所以在进行开口的外延生长之前需要清洁步骤。因此，这种制造方法相对复杂，并且可能在凹槽的底部的外延沉积期间导致不连续性。另外，尽管使用源极和栅极之间并在栅极正上方的异质结传导，但这种晶体管的导通电阻仍然相对较高。文献US2008/0128862描述了一种异质结场效应晶体管。漏极形成在与半导体材料的底层相对的背面上。在底层上形成半导体材料的分离层。元件贯穿分离层并与底层接触。沿着该贯穿过的元件，形成与电子气体层电接触的源极，并且在源极和贯穿元件之间形成栅极。这种晶体管具有有限的性能，尤其具有相对低的传导电流密度。本专利技术旨在解决这些缺点中的一个或更多个。本专利技术因此涉及如所附独立权利要求中所定义的异质结场效应晶体管和制造方法。本专利技术还涉及从属权利要求所述的变型上。本领域技术人员可以理解，从属权利要求所述的变型的每个特征都可以独立地与独立权利要求的特征组合，而不构成中间概括。本专利技术的其他特征和优点将从下文中参照附图给出的描述中变得清楚，该描述仅是说明性的而非限制性的，其中：-图1是根据本专利技术的第一实施例的异质结晶体管的示例的示意性横截面图；-图2是示出图1的晶体管的导通状态下的电流密度的示例的图；-图3是根据本专利技术的第二实施例的异质结晶体管的示例的示意性横截面图；-图4是根据本专利技术的第三实施例的异质结晶体管的示例的示意性横截面图；-图5是根据本专利技术的第四实施例的异质结晶体管的示例的示意性横截面图；-图6至图12示出了根据本专利技术的第四实施例的异质结晶体管的制造方法的示例的不同步骤；-图13是根据本专利技术的第五实施例的异质结晶体管的示例的示意性横截面图；-图14是根据本专利技术的第六实施例的异质结晶体管的示例的示意性横截面图；-图15是根据本专利技术的第七实施例的异质结晶体管的示例的示意性横截面图；-图16是根据本专利技术的第八实施例的异质结晶体管的示例的示意性横截面图；-图17是根据本专利技术的第八实施例的异质结晶体管的示例的示意性横截面图。图1是根据本专利技术的第一实施例的异质结晶体管的示例的示意性横截面图。该晶体管1在本示例中是高电子迁移率类型。此处，该晶体管1是常开类型。晶体管1包括衬底10。衬底10可以是例如p掺杂硅类型的或本征的半导体材料或电绝缘体。衬底10可以是例如具有晶格取向(111)的硅类型的。衬底10也可以是碳化硅、Al2O3或金刚石。这种衬底10有利地允许通过外延生长GaN层。衬底10的厚度通常可以为约650μm，通常是500μm至2mm。在本示例中，晶体管1有利地包括设置在衬底10上的一个或更多个适配层(未示出)。适配层可以以已知的方式沉积在衬底10上，并作为衬底10和半导体材料层11之间的中间物，以允许衬底10与层11之间的晶格适配。适配层通常可以是氮化铝。层11可以具有缓冲功能，用于管理与衬底10的晶格参数的任何差异相关联的机械应力。层11可以通过使用III-N半导体材料制成，例如未特意掺杂的GaN。层11也可以有利地由具有n掺杂的半导体材料制成，例如，n掺杂的GaN(其具有例如1×1016cm-3至5×1016cm-3的掺杂剂浓度)。晶体管1包括形成在层11上的分离层12。在本示例中，该分离层12是III-V合金型半导体材料(例如III-V型二本文档来自技高网...

【技术保护点】
1.一种异质结场效应晶体管(1)，包括：/n-III-N型第一半导体层和第二半导体层(14、13)的堆叠，其配置成在第一半导体层和第二半导体层的界面处形成异质结，从而形成电子或空穴气体层(15)；/n-第一传导电极(21)，其与所述电子或空穴气体层(15)电接触；/n-分离层(12)，其位于第一电极的正上方并且位于第二半导体层(13)的下方；/n-第三半导体层(11)，其设置在分离层(12)的下方；/n-第二传导电极(22)，其与第三半导体层(11)电接触；/n-栅极(23)，其配置成选择性地电隔离和电连接所述电子或空穴气体层(15)的两个部分；/n其特征在于：/n-所述晶体管包括导电元件(24)，其与所述电子或空穴气体层(15)电接触并且穿过分离层(12)，用于将第三半导体层(11)和所述电子或空穴气体层(15)电连接起来，所述分离层(12)在所述导电元件(24)的整个周缘上与其接触，所述导电元件(24)穿入第三半导体层(11)中，使得所述导电元件(24)与第二传导电极(22)之间的距离最多等于1μm；/n-栅极(23)位于所述导电元件(24)和传导电极(21)之间。/n

【技术特征摘要】
【国外来华专利技术】20161129 FR 16616141.一种异质结场效应晶体管(1)，包括：
-III-N型第一半导体层和第二半导体层(14、13)的堆叠，其配置成在第一半导体层和第二半导体层的界面处形成异质结，从而形成电子或空穴气体层(15)；
-第一传导电极(21)，其与所述电子或空穴气体层(15)电接触；
-分离层(12)，其位于第一电极的正上方并且位于第二半导体层(13)的下方；
-第三半导体层(11)，其设置在分离层(12)的下方；
-第二传导电极(22)，其与第三半导体层(11)电接触；
-栅极(23)，其配置成选择性地电隔离和电连接所述电子或空穴气体层(15)的两个部分；
其特征在于：
-所述晶体管包括导电元件(24)，其与所述电子或空穴气体层(15)电接触并且穿过分离层(12)，用于将第三半导体层(11)和所述电子或空穴气体层(15)电连接起来，所述分离层(12)在所述导电元件(24)的整个周缘上与其接触，所述导电元件(24)穿入第三半导体层(11)中，使得所述导电元件(24)与第二传导电极(22)之间的距离最多等于1μm；
-栅极(23)位于所述导电元件(24)和传导电极(21)之间。


2.根据权利要求1所述的晶体管(1)，其中，所述导电元件(24)和第一传导电极(21)包括同一种金属。


3.根据权利要求1或2所述的晶体管(1)，其中，所述导电元件(24)穿入第三半导体层(11)中的深度至少等于10nm。


4.根据前述权利要求中任一项所述的晶体管(1)，其中第三半导体层(11)的掺杂类型与第二半导体层(13)的掺杂类型相同。


5.根据权利要求4所述的晶体管(1)，其中，第三半导体层(11)中的掺杂剂浓度与第二半导体层(13)的掺杂剂浓度相同。


6.根据权要求4或5所述的晶体管(1)，其中，分离层(12)包括半导体材料，该半导体材料的掺杂类型与第二层和第三层的掺杂类型相反。


7.根据权利要求6所述的晶体管(1)，其中，分离层(12)的半导体材料是具有掺杂剂浓度1×1017cm-3至3×1017cm-3的GaN。


8.根据权利要求6或7所述的晶体管(1)，其中，第二半导体层(13)将第一半导体层(14)与分离层(12)分隔开。


9.根据权利要求8所述的晶体管，其中，所述导电元件(24)与所述第二传导电极(22)接触。


10.根据权利要求6或7所述的晶体管(1)，...

【专利技术属性】
技术研发人员：勒内·埃斯科菲耶，泽格·卢多特，
申请(专利权)人：原子能和替代能源委员会，雷诺有限合伙公司，
类型：发明
国别省市：法国;FR