三维存储器件的源极结构及其制作方法技术

本文公开了三维(3D)存储器件的源极结构和用于制作3D存储器件的源极结构的方法。在一个示例中，NAND存储器件包括衬底(102)、交替导体/介电质堆叠(142)、NAND串(130)、源极导体层(144)以及源极接触件(132)。交替导体/介电质堆叠(142)包括位于衬底(102)上的多个导体/介电质对。NAND串(130)垂直延伸穿过交替导体/介电质堆叠(142)。源极导体层(144)位于交替导体/介电质堆叠(142)上并接触NAND串(130)的一端。源极接触件(132)包括与源极导体层(144)接触的一端。NAND串(130)经由源极导体层(144)而电连接于源极接触件(132)。源极导体层(144)包括一个或多个导通区，每个导通区包括金属、金属合金及金属硅化物中的一种或多种。

Source structure and fabrication method of 3D memory device

【技术实现步骤摘要】
【国外来华专利技术】三维存储器件的源极结构及其制作方法相关申请的交叉引用本申请主张2017年11月30日所提出的中国专利申请案201711236924.1的优先权，上述所列参考文献全文引用作为本说明书的揭示内容。
技术介绍
本公开内容的实施例有关于三维(three-dimensional，3D)存储器件以及其制作方法。通过改进工艺技术、电路设计、算法和制造工艺，平面存储单元可以缩小到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺及制作技术变得艰难且耗费成本。因此，平面存储单元的储存密度接近上限。3D存储架构可以解决平面存储单元中的密度限制。3D存储结构包括存储阵列以及用于控制进出存储阵列的信号的外围器件。
技术实现思路
本文揭示了3D存储架构及其制作方法的实施例。根据本公开内容的某些实施例，NAND存储器件包括衬底、交替导体/介电质堆叠(alternatingconductor/dielectricstack)、NAND串、源极导体层以及源极接触件。该交替导体/介电质堆叠包括位于该衬底上的多个导体/介电质对(conductor/dielectricpair)。该NAND串垂直延伸并穿过该交替导体/介电质堆叠。该源极导体层位于该交替导体/介电质堆叠上并接触该NAND串的第一端。该源极接触件包括接触该源极导体层的第一端。该NAND串经由该源极导体层而电连接该源极接触件。在某些实施例中，该源极导体层包括一个或多个导通区，各个导通区分别包括金属、金属合金和/或金属硅化物。该金属可包括铜(copper)、钴(cobalt)、镍(nickel)、钛(titanium)和/或钨(tungsten)。该金属合金可包括铜、钴、镍、钛和/或钨其中至少两者的合金。该金属硅化物可包括铜硅化物、钴硅化物、镍硅化物、钛硅化物和/或钨硅化物。在某些实施例中，该NAND存储器件包括位于该NAND串与该源极导体层之间的外延硅层。该NAND串可以经由该外延硅层而电连接该源极导体层。该源极导体层可包括多个导通区以及一个或多个绝缘区，其电性绝缘该多个导通区。该NAND串可以经由该多个导通区的第一导通区而电连接该源极接触件。在某些实施例中，该NAND存储器件包括接通阵列接触件(througharraycontact，TAC)垂直延伸并穿过该交替导体/介电质堆叠。该TAC可与该多个导通区的第二导通区相接触。在某些实施例中，该NAND存储器件包括第一互连层，例如后端工艺(back-end-of-line，BEOL)互连层。该第一互连层可包括第一接触件以及第二接触件。该NAND串可经由该第一导通区而电连接该第一接触件。该TAC可经由该第二导通区而电连接该第二接触件。在某些实施例中，该NAND存储器件包括位于该衬底以及该NAND串之间的外围器件。该NAND存储器件也可包括第二互连层(例如外围互连层)，位于该外围器件之上并与该外围器件相接触。该第二互连层可包括在一个或多个介电层的一个或多个导体层。该NAND存储器件还可包括第三互连层(例如阵列互连层)，其接触该NAND串的第二端与该源极接触件的第二端。该第三互连层可包括在一个或多个介电层中的一个或多个导体层。在某些实施例中，该NAND存储器件包括位于该第二互连层以及该第三互连层之间的接合接口。该外围器件可经由该第二互连层以及该第三互连层而电连接该NAND串。本公开内容的某些实施例揭示了一种制作NAND存储器件的方法。先在第一衬底上形成交替导体/介电质堆叠。形成NAND串与源极接触件，使该NAND串与该源极接触件垂直延伸并穿过该交替导体/介电质堆叠。然后以源极导体层取代该第一衬底，以使该源极导体层接触该NAND串的第一端与该源极接触件的第一端，并且该NAND串会经由该源极导体层而电连接该源极接触件。在某些实施例中，该源极导体层包括一个或多个导通区，各该导通区包括金属、金属合金和/或金属硅化物。在某些实施例中，以该源极导体层取代该第一衬底的方法包括移除该衬底，以及在该衬底的原始位置形成该源极导体层。移除该第一衬底的方法可以包括薄化该第一衬底，以及将该薄化的第一衬底移除。在某些实施例中，以该源极导体层取代该第一衬底的方法包括在该衬底上形成金属层，以及以该衬底中的硅与该金属层中的金属之间的反应为基础而形成金属硅化物层。形成该金属层的方法可以包括薄化该第一衬底，以及将该金属层形成在该薄化的第一衬底。形成该金属层的方法可以包括在该第一衬底的第一表面形成绝缘区，其中该第一表面与该交替导体/介电质堆叠接触，以及从该第一衬底的第二表面对该第一衬底薄化，以暴露出该绝缘区。在某些实施例中，在以该源极导体层取代该第一衬底之后，于该源极导体层中形成一个或多个绝缘区。在某些实施例中，可以在第二衬底上形成外围器件。该NAND串可与该外围器件相连接(join)，使得该NAND串位于该第一衬底以及该外围器件之间。连接该NAND串与该外围器件的方法可包括形成第一互连层，其接触于该NAND串的第二端与该源极接触件的第二端，形成接触该外围器件的第二互连层，以及在该第一互连层以及该第二互连层之间形成接合接口，以使该外围器件可经由该第一互连层以及该第二互连层而电连接该NAND串。该第一互连层可包括在一个或多个介电层中的一个或多个导体层。该第二互连层可包括在一个或多个介电层中的一个或多个导体层。在某些实施例中，为了在第一互连层以及该第二互连层之间形成接合接口，在第一互连层中的其中一个介电层以及在第二互连层中的其中一个该介电层之间形成化学键结(chemicalbonds)，和/或在第一互连层中的其中一个导体层与该第二互连层中的其中一个导体层之间产生物理性相互扩散(inter-diffusion)。附图说明附图并入本文并构成说明书的一部分，其描绘了本公开内容的实施例，并且与详细说明一起用于解释本公开内容的原理，以使相关领域技术人员能够制作及使用本公开内容。图1是根据本公开内容的某些实施例描绘的3D存储器件100的剖面图。图2A至图2D是根据某些实施例的制作外围器件以及外围互连层的示例性制作工艺图。图3A至图3D是根据某些实施例的制作阵列组件以及阵列互连层的示例性制作工艺图。图4是根据某些实施例的用以连接阵列组件以及外围器件的示例性制作工艺图。图5A至图5B是根据某些实施例形成源极导体层的示例性制作工艺图。图6A至图6B是根据某些实施例形成源极导体层的另一示例性制作工艺图。图7是根据某些实施例在源极导体层上形成BEOL互连层的示例性制作工艺图。图8是根据某些实施例的制作外围器件以及外围互连层的示例性方法的流程图。图9是根据某些实施例的制作阵列组件以及阵列互连层的示例性方法的流程图。图10是根据某些实施例制作具有阵列组件以及外围器件的3D存储器件的示例性方法的流程图。图11是根据某些实施例的一种形成源极导体层的示例性方法的流程图。图12是根据某些实施例的另一种形成源极导体层的示例性方法的流程图。下文将配合附图说明本公开内容的实施例。具体实施方式尽管本文讨论了具体的结构及配置，但应该理解，这仅仅是为了说明及示例的目的而完成的。相关领域的技术人员应可理解，在不脱离本公开内容的精神及范围的情况下，可以使用其他结构及布置。对于相关领域的技术人员显而易见的是，本公开内容本文档来自技高网...

【技术保护点】
1.一种NAND存储器件，包括：衬底；交替导体/介电质堆叠，包括位于所述衬底的上方的多个导体/介电质对；NAND串，垂直延伸穿过所述交替导体/介电质堆叠；源极导体层，位于所述交替导体/介电质堆叠的上方并与所述NAND串的第一端相接触；以及源极接触件，包括与所述源极导体层相接触的第一端，其中所述NAND串是通过所述源极导体层而电连接到所述源极接触件的。

【技术特征摘要】
【国外来华专利技术】2017.11.30 CN 20171123692411.一种NAND存储器件，包括：衬底；交替导体/介电质堆叠，包括位于所述衬底的上方的多个导体/介电质对；NAND串，垂直延伸穿过所述交替导体/介电质堆叠；源极导体层，位于所述交替导体/介电质堆叠的上方并与所述NAND串的第一端相接触；以及源极接触件，包括与所述源极导体层相接触的第一端，其中所述NAND串是通过所述源极导体层而电连接到所述源极接触件的。2.如权利要求1所述的NAND存储器件，其中，所述源极导体层包括一个或多个导通区(conductionreigon)，每个导通区包括金属、金属合金以及金属硅化物(metalsilicide)中的一种或多种。3.如权利要求2所述的NAND存储器件，其中，所述金属包括铜(copper)、钴(cobalt)、镍(nickel)、钛(titanium)以及钨(tungsten)中的一种或多种。4.如权利要求2所述的NAND存储器件，其中，所述金属合金包括铜、钴、镍、钛以及钨中的至少两种的合金。5.如权利要求2所述的NAND存储器件，其中，所述金属硅化物包括铜硅化物、钴硅化物、镍硅化物、钛硅化物以及钨硅化物中的一种或多种。6.如权利要求1-5中任一项所述的NAND存储器件，还包括位于所述NAND串与所述源极导体层之间的外延硅层，其中，所述NAND串是通过所述外延硅层而电连接到所述源极导体层的。7.如权利要求1-6中任一项所述的NAND存储器件，其中：所述源极导体层包括多个导通区以及一个或多个绝缘区，所述一个或多个绝缘区电绝缘所述多个导通区；以及所述NAND串是通过所述多个导通区的第一导通区而电连接到所述源极接触件的。8.如权利要求7所述的NAND存储器件，还包括垂直延伸穿过所述交替导体/介电质堆叠的接通阵列接触件(TAC)，其中所述TAC是与所述多个导通区的第二导通区相接触的。9.如权利要求7或8所述的NAND存储器件，还包括第一互连层，所述第一互连层包括第一接触件，其中所述NAND串是通过所述第一导通区而电连接到所述第一接触件的。10.如权利要求8所述的NAND存储器件，还包括第一互连层，所述第一互连层包括第二接触件，其中所述TAC是通过所述第二导通区而电连接到所述第二接触件的。11.如权利要求1-10中的任一项所述的NAND存储器件，还包括位于所述衬底与所述NAND串之间的外围器件。12.如权利要求11所述的NAND存储器件，还包括位于所述外围器件的上方并与所述外围器件相接触的第二互连层，其中所述第二互连层包括位于一个或多个介电层中的一个或多个导体层。13.如权利要求12所述的NAND存储器件，还包括第三互连层，所述第三互连层与所述NAND串的第二端相接触并与所述源极接触件的第二端相接触，其中所述第三互连层包括位于一个或多个介电层中的一个或多个导体层。14.如权利要求13所述的NAND存储器件，还包括位于所述第二互连层与所述第三互连层之间的接合接口，其中所述外围器件是通过所述第二互连层和所述第三互连层而电连接到所述NAND串的。15.一种用于形成NAND存储器件的方法，包括：在第一衬底上形成交替导体/介电质堆叠；形成NAND串和源极接触件，所述NAND串与所述源极接触件都垂直延伸穿过所述交替导体/介电质堆叠；以及以源极导体层取代所述第一衬底，使得所述源极导体层是与所述NAND串的第一端和所述源极接触件的第一端相接触的，并且所述NAND串是通过所述源极导体层而电连接到所述源极接触件的。16.如权利要求15所述的方法，其中，所述源极导体层包括一个或多个导通区，每个导通区包括金属、金属合金以及金属硅化物中的一种或多种。17.如权利要求15或16所述的方法，其中，以源极导体层取代所述第一衬底的步骤包括：移除所述第一衬底；以及在所述第一衬底的原始位置形成所述源极导体层。18.如权利要求17所述的方法，其中，移除所述第一衬底的步骤包括：薄化所述第一衬底；以及移除经薄化的第一衬底。19.如权利要求15所述的方法，其中，以源极导体层取代所述第一衬底的步骤包括：在所述第一衬底上形成金属层；以及基于所述第一衬底中的硅与所述金属层中的金属之间的反应，形成金属硅化物层。20.如权利要求19所述的方法，其中，形成金属层的步骤包括：薄化所述第一衬底；以及在经薄化的第一衬底上形成所述金属层。21.如权利要求20所述的方法，其中，形成金属层的步骤还包括：在与所述交替导体/介电质堆叠相接触的所述第一衬底的第一表面处形成绝缘区；以及从所述第一衬底的第二表面对所述第一衬底进行薄化，以暴露所述绝缘区。22.如权利要求15-21中的任一项所述的方法，还包括在所述源极导体层中形成一个或多个绝缘区。23.如权利要求15-22中的任一项所述的方法，还包括：在第二衬底上形成外围器件；以及将所述NAND串与所述外围器件相连接，使得所述NAND串位于所述第一衬底和所述外围器件之间。24.如权利要求23所述的方法，其中，将所述NAND串与所述外围器件相连接的步骤包括：形成与所述NAND串的第二端和所述源极接触件的第二端相接触的第一互连层；形成与所述外围器件相接触的第二互连层；以及在所述第一互连层和所述第二互连层之间形成接合接口，...

【专利技术属性】
技术研发人员：胡禺石，吕震宇，陶谦，陈俊，S·SN·杨，S·W·杨，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42