半导体装置制造方法及图纸

公开了一种半导体装置，半导体装置包括：基底，包括第一区域和第二区域；第一栅极图案，位于第一区域的基底上；以及第二栅极图案，位于第二区域的基底上。第一栅极图案包括顺序地堆叠的第一高k介电图案、第一N型含金属图案和第一P型含金属图案。第二栅极图案包括顺序地堆叠的第二高k介电图案和第二P型含金属图案。

Semiconductor device

【技术实现步骤摘要】
半导体装置本申请要求于2018年4月24日在韩国知识产权局提交的第10-2018-0047410号韩国专利申请的优先权，所述韩国专利申请的全部内容通过引用包含于此。
本专利技术构思涉及一种半导体装置。
技术介绍
半导体装置包括多个晶体管。集成在半导体装置中的晶体管基于所需的性能(诸如操作电压和/或驱动电流)形成为具有各种结构。例如，已经开发了包括NMOS晶体管和PMOS晶体管的互补金属氧化物半导体(CMOS)器件，所述NMOS晶体管和PMOS晶体管的金属栅电极具有彼此不同的导电性。另外，CMOS器件包括栅极介电层，栅极介电层的厚度基于所施加的电压而不同。
技术实现思路
本专利技术构思的一些实施例提供了一种具有增强的可靠性的半导体装置。根据本专利技术构思的一些示例实施例，半导体装置可以包括：基底，包括第一区域和第二区域；第一栅极图案，位于第一区域的基底上；以及第二栅极图案，位于第二区域的基底上。第一栅极图案可以包括第一高k介电图案、第一N型含金属图案和第一P型含金属图案并且第一高k介电图案、第一N型含金属图案和第一P型含金属图案顺序地堆叠。第二栅极图案可以包括第二高k介电图案和第二P型含金本文档来自技高网...

【技术保护点】
1.一种半导体装置，所述半导体装置包括：基底，包括第一区域和第二区域；第一栅极图案，位于第一区域的基底上；以及第二栅极图案，位于第二区域的基底上，其中，第一栅极图案包括第一高k介电图案、第一N型含金属图案和第一P型含金属图案，第一高k介电图案、第一N型含金属图案和第一P型含金属图案顺序地堆叠，并且其中，第二栅极图案包括第二高k介电图案和第二P型含金属图案，第二高k介电图案和第二P型含金属图案顺序地堆叠。

【技术特征摘要】
2018.04.24 KR 10-2018-00474101.一种半导体装置，所述半导体装置包括：基底，包括第一区域和第二区域；第一栅极图案，位于第一区域的基底上；以及第二栅极图案，位于第二区域的基底上，其中，第一栅极图案包括第一高k介电图案、第一N型含金属图案和第一P型含金属图案，第一高k介电图案、第一N型含金属图案和第一P型含金属图案顺序地堆叠，并且其中，第二栅极图案包括第二高k介电图案和第二P型含金属图案，第二高k介电图案和第二P型含金属图案顺序地堆叠。2.根据权利要求1所述的半导体装置，其中，第一N型含金属图案和第一P型含金属图案在第一栅极图案中彼此接触，第二高k介电图案和第二P型含金属图案在第二栅极图案中彼此接触。3.根据权利要求1所述的半导体装置，其中，第一栅极图案还包括：第一栅极介电图案，位于第一高k介电图案与基底之间；以及第一扩散阻挡图案，位于第一N型含金属图案与第一P型含金属图案之间，其中，第二栅极图案还包括：第二栅极介电图案，位于第二高k介电图案与基底之间；以及第二扩散阻挡图案，位于第二高k介电图案与第二P型含金属图案之间。4.根据权利要求1所述的半导体装置，所述半导体装置还包括：第一沟槽，位于第二区域的基底中；以及第一器件隔离层，位于第一沟槽中，其中，第一器件隔离层包括：第一衬垫，共形地覆盖第一沟槽的内壁；第一掩埋绝缘层，填充第一沟槽；以及第二衬垫，位于第一衬垫和第一掩埋绝缘层之间，其中，第二衬垫的顶端超出第一衬垫和第一掩埋绝缘层突出。5.根据权利要求4所述的半导体装置，所述半导体装置还包括：第一凹进，位于第一衬垫的上部上；以及第二凹进，位于第一掩埋绝缘层的上部上，其中，从第二栅极图案的底表面到第一凹进的最低点的第一深度小于从第二栅极图案的底表面到第二凹进的最低点的第二深度。6.根据权利要求5所述的半导体装置，所述半导体装置还包括：第二沟槽，位于第一区域的基底中；以及第二器件隔离层，位于第二沟槽中，其中，第二器件隔离层包括：第三衬垫，共形地覆盖第二沟槽的内壁；第二掩埋绝缘层，填充第二沟槽；以及第四衬垫，位于第三衬垫和第二掩埋绝缘层之间，其中，第三衬垫具有位于第三衬垫的上部上的第三凹进，其中，从第一栅极图案的底表面到第三凹进的最低点的第三深度小于所述第一深度。7.根据权利要求6所述的半导体装置，其中，第四衬垫具有位于第四衬垫的上部上的第四凹进，其中，从第一栅极图案的底表面到第四凹进的最低点的第四深度小于所述第二深度。8.根据权利要求1所述的半导体装置，所述半导体装置还包括位于第一区域与第二区域之间的边界上的虚设栅极图案，其中，虚设栅极图案包括：第一部分，与第一区域相邻；以及第二部分，与第二区域相邻，其中，虚设栅极图案的第一部分包括虚设高k介电图案、虚设N型含金属图案和虚设P型含金属图案，虚设高k介电图案、虚设N型含金属图案和虚设P型含金属图案顺序地堆叠，其中，虚设栅极图案的第二部分不包括所述虚设N型含金属图案。9.根据权利要求8所述的半导体装置，所述半导体装置还包括：第三沟槽，位于第一区域与第二区域之间的边界上的基底中；以及第三器件隔离层，位于第三沟槽中，其中，第三器件隔离层包括：第五衬垫，覆盖第三沟槽的内壁；第三掩埋绝缘层，填充第三沟槽并且接触虚设栅极图案；以及第六衬垫，位于第五衬垫和第三掩埋绝缘层之间，...

【专利技术属性】
技术研发人员：李基硕，尹灿植，金桐，李明东，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR