一种具有截止环结构的功率半导体器件及其制作方法技术

本发明专利技术涉及半导体技术领域，具体公开了一种具有截止环结构的功率半导体器件，包括半导体基板，元胞区位于半导体基板的中心区，终端保护区位于元胞区的外圈且环绕元胞区设置；位于终端保护区的第二导电类型体区内环绕第二类沟槽的外围设置有截止环结构；截止环结构包括第三类沟槽和截止环金属，第三类沟槽的侧壁上设置有导电多晶硅，第三类沟槽的底壁及内部均填充绝缘介质层，截止环金属位于第三类沟槽的上方，且截止环金属能够分别与第三类沟槽的侧壁上的导电多晶硅以及第一导电类型外延层接触。本发明专利技术还公开了一种具有截止环结构的功率半导体器件的制作方法。本发明专利技术提供的具有截止环结构的功率半导体器能够阻止器件漏电。

A power semiconductor device with cut-off ring structure and its fabrication method

【技术实现步骤摘要】
一种具有截止环结构的功率半导体器件及其制作方法
本专利技术涉及半导体
，尤其涉及一种具有截止环结构的功率半导体器件及具有截止环结构的功率半导体器件的制作方法。
技术介绍
如图1所示，为传统沟槽MOSFET结构的结构示意图。如图1所示，沟槽MOSFET结构包括元胞区和终端保护区，所述元胞区位于器件的中心区，在终端保护区内设置有截止环结构。图1所示的截止环由第四类沟槽16构成，以N型器件为例，所述第四类沟槽16位于P型体区的表面被绝缘介质层覆盖，沟槽底部进入N型外延层中，并且环绕第二类沟槽5。第四类沟槽16上方的绝缘介质层中设有通孔，该通孔从绝缘介质层的表面进入导电多晶硅内，在第四类沟槽16远离元胞区的一侧设有通孔，该通孔从绝缘介质层的表面进入P型体区内。在第四类沟槽的上方设有截止环金属12，截止环金属12填充满第四类沟槽16与其远离元胞区的一侧的通孔。在实际生产过程中，当沟槽深度变浅时，器件耐压时出现了严重的漏电现象，经过仿真验证，如图2所示，为传统沟槽MOSFET结构耐压时的电势分布图，在器件耐压时，截止环并没有将电场完全截止，因此导致了器件的漏电，经过研究发现在传统沟槽MOSFET内的第四类沟槽16远离元胞区一侧的通孔内的截止环金属12由于与P型体区接触，因此无法使第四类沟槽16内的导电多晶硅带上漏极电位，实际上第四类沟槽16内的导电多晶硅的电位一直比漏极电位低。
技术实现思路
本专利技术提供了一种具有截止环结构的功率半导体器件及具有截止环结构的功率半导体器件的制作方法，解决相关技术中存在的沟槽的漏电问题。作为本专利技术的一个方面，提供一种具有截止环结构的功率半导体器件，包括半导体基板，所述半导体基板被划分为元胞区和终端保护区，所述元胞区位于所述半导体基板的中心区，所述终端保护区位于所述元胞区的外圈且环绕所述元胞区设置，其中，所述半导体基板包括第一导电类型衬底和位于所述第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的表面设置有第二导电类型体区；位于所述元胞区的所述第二导电类型体区内设置有第一类沟槽，所述第一类沟槽的沟槽底部伸入所述第一类导电类型外延层内；位于所述终端保护区的所述第二导电类型体区内靠近所述元胞区的位置设置有至少一根第二类沟槽；位于所述终端保护区的所述第二导电类型体区内环绕所述第二类沟槽的外围设置有截止环结构；所述截止环结构包括第三类沟槽和截止环金属，所述第三类沟槽的沟槽底部伸入所述第一导电类型外延层内，所述第三类沟槽环绕所述第二类沟槽设置，所述第三类沟槽的侧壁上设置有导电多晶硅，所述第三类沟槽的底壁及内部均填充绝缘介质层，所述截止环金属位于所述第三类沟槽的上方，且所述截止环金属能够分别与所述第三类沟槽的侧壁上的导电多晶硅以及所述第三类沟槽底部的所述第一导电类型外延层接触。进一步地，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，所述第三类沟槽被所述绝缘介质层覆盖，所述第三类沟槽的侧壁和底壁上均形成有栅氧层，所述第三类沟槽靠近所述第二类沟槽的侧壁且位于所述栅氧层的表面设置有第一类导电多晶硅，所述第三类沟槽远离所述第二类沟槽的侧壁且位于所述栅氧层的表面上设置有第二类导电多晶硅，位于所述第一类导电多晶硅上方的绝缘介质层中设置有第一通孔，位于所述第三类沟槽内的绝缘介质层中设置有第二通孔，所述截止环金属的一端填充所述第一通孔并与所述第一类导电多晶硅接触，所述截止环金属的另一端填充所述第二通孔并与所述第一导电类型外延层接触。进一步地，所述第二类导电多晶硅浮空设置。进一步地，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，所述第三类沟槽被所述绝缘介质层覆盖，所述第三类沟槽的侧壁和底壁上均形成有栅氧层，所述第三类沟槽靠近所述第二类沟槽的侧壁且位于所述栅氧层的表面设置有第一类导电多晶硅，所述第三类沟槽远离所述第二类沟槽的侧壁且位于所述栅氧层的表面上设置有第二类导电多晶硅，位于所述第一类导电多晶硅上方的绝缘介质层中设置有第一通孔，位于所述第三类沟槽内的绝缘介质层中设置有第二通孔，位于所述第二类导电多晶硅上方的绝缘介质层中设置有第三通孔，所述截止环金属的一端填充所述第一通孔并与所述第一类导电多晶硅接触，所述截止环金属的另一端填充所述第三通孔并与所述第二类导电多晶硅接触，所述截止环金属的中心区域填充所述第二通孔并与所述第一导电类型外延层接触。进一步地，所述第一类沟槽和所述第二类沟槽的底壁和侧壁上均形成有栅氧层，所述第一类沟槽和所述第二类沟槽内均设置有导电多晶硅，所述第一类沟槽内的导电多晶硅连接栅极电位，所述第二类沟槽内的导电多晶硅浮空设置。进一步地，位于所述元胞区的所述第二导电类型体区的表面设置有第一导电类型源区，位于所述元胞区的绝缘介质层表面设置有源极金属，位于所述终端保护区的绝缘介质层表面设置有栅极总线金属，所述源极金属通过所述绝缘介质层上的第四通孔与所述第二导电类型体区以及所述第一导电类型源区接触。进一步地，位于所述终端保护区的所述第二导电类型体区内设置有三根第二类沟槽。进一步地，所述功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。作为本专利技术的另一个方面，提供一种具有截止环结构的功率半导体器件的制作方法，其中，所述具有截止环结构的功率半导体器件的制作方法包括：提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层；在所述第一导电类型外延层上选择性刻蚀沟槽，形成第一类沟槽、第二类沟槽和第三类沟槽；热生长形成栅氧层；淀积导电多晶硅，并刻蚀形成所述第一类沟槽和第二类沟槽内的导电多晶硅以及形成第三类沟槽的侧壁上的导电多晶硅；淀积绝缘介质层，并填充所述第三类沟槽，刻蚀所述绝缘介质层，并保留所述第三类沟槽内的绝缘介质层；注入第二导电类型杂质并热退火，形成第二导电类型体区；选择性注入第一导电类型杂质并激活，形成第一导电类型源区；淀积绝缘介质层，然后在绝缘介质层上选择性刻蚀出通孔，并注入第二导电类型杂质；淀积金属并选择性刻蚀金属，形成源极金属、栅极总线金属和截止环金属。进一步地，所述形成第三类沟槽的侧壁上的导电多晶硅包括形成第一类导电多晶硅和形成第二类导电多晶硅，其中，所述第一类导电多晶硅位于所述第三类沟槽靠近所述第二类沟槽的侧壁上，所述第二类导电多晶硅位于所述第三类沟槽远离所述第二类沟槽的侧壁上。通过上述具有截止环结构的功率半导体器件及其制作方法，在截止环结构中设置第三类沟槽，由于第三类沟槽内的截止环金属能够进入到第一导电类型外延层内，因而使得第三类沟槽内的导电多晶硅的电位与漏极电位完全相同，阻挡了耗尽层向芯片外部的扩张，能够提高功率半导体器件的截止能力，阻止器件漏电。附图说明附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中：图1为现有技术中的沟槽MOSFET结构的结构示意图。图2为现有技术中的沟槽MOSFET结构耐压时的电势分布图。图3为本专利技术提供的功率半本文档来自技高网...

【技术保护点】
1.一种具有截止环结构的功率半导体器件，包括半导体基板，所述半导体基板被划分为元胞区和终端保护区，所述元胞区位于所述半导体基板的中心区，所述终端保护区位于所述元胞区的外圈且环绕所述元胞区设置，其特征在于，所述半导体基板包括第一导电类型衬底和位于所述第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的表面设置有第二导电类型体区；位于所述元胞区的所述第二导电类型体区内设置有第一类沟槽，所述第一类沟槽的沟槽底部伸入所述第一类导电类型外延层内；位于所述终端保护区的所述第二导电类型体区内靠近所述元胞区的位置设置有至少一根第二类沟槽；位于所述终端保护区的所述第二导电类型体区内环绕所述第二类沟槽的外围设置有截止环结构；所述截止环结构包括第三类沟槽和截止环金属，所述第三类沟槽的沟槽底部伸入所述第一导电类型外延层内，所述第三类沟槽环绕所述第二类沟槽设置，所述第三类沟槽的侧壁上设置有导电多晶硅，所述第三类沟槽的底壁及内部均填充绝缘介质层，所述截止环金属位于所述第三类沟槽的上方，且所述截止环金属能够分别与所述第三类沟槽的侧壁上的导电多晶硅以及所述第三类沟槽底部的所述第一导电类型外延层接触。

【技术特征摘要】
1.一种具有截止环结构的功率半导体器件，包括半导体基板，所述半导体基板被划分为元胞区和终端保护区，所述元胞区位于所述半导体基板的中心区，所述终端保护区位于所述元胞区的外圈且环绕所述元胞区设置，其特征在于，所述半导体基板包括第一导电类型衬底和位于所述第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的表面设置有第二导电类型体区；位于所述元胞区的所述第二导电类型体区内设置有第一类沟槽，所述第一类沟槽的沟槽底部伸入所述第一类导电类型外延层内；位于所述终端保护区的所述第二导电类型体区内靠近所述元胞区的位置设置有至少一根第二类沟槽；位于所述终端保护区的所述第二导电类型体区内环绕所述第二类沟槽的外围设置有截止环结构；所述截止环结构包括第三类沟槽和截止环金属，所述第三类沟槽的沟槽底部伸入所述第一导电类型外延层内，所述第三类沟槽环绕所述第二类沟槽设置，所述第三类沟槽的侧壁上设置有导电多晶硅，所述第三类沟槽的底壁及内部均填充绝缘介质层，所述截止环金属位于所述第三类沟槽的上方，且所述截止环金属能够分别与所述第三类沟槽的侧壁上的导电多晶硅以及所述第三类沟槽底部的所述第一导电类型外延层接触。2.根据权利要求1所述的具有截止环结构的功率半导体器件，其特征在于，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，所述第三类沟槽被所述绝缘介质层覆盖，所述第三类沟槽的侧壁和底壁上均形成有栅氧层，所述第三类沟槽靠近所述第二类沟槽的侧壁且位于所述栅氧层的表面设置有第一类导电多晶硅，所述第三类沟槽远离所述第二类沟槽的侧壁且位于所述栅氧层的表面上设置有第二类导电多晶硅，位于所述第一类导电多晶硅上方的绝缘介质层中设置有第一通孔，位于所述第三类沟槽内的绝缘介质层中设置有第二通孔，所述截止环金属的一端填充所述第一通孔并与所述第一类导电多晶硅接触，所述截止环金属的另一端填充所述第二通孔并与所述第一导电类型外延层接触。3.根据权利要求2所述的具有截止环结构的功率半导体器件，其特征在于，所述第二类导电多晶硅浮空设置。4.根据权利要求1所述的具有截止环结构的功率半导体器件，其特征在于，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，所述第三类沟槽被所述绝缘介质层覆盖，所述第三类沟槽的侧壁和底壁上均形成有栅氧层，所述第三类沟槽靠近所述第二类沟槽的侧壁且位于所述栅氧层的表面设置有第一类导电多晶硅，所述第三类沟槽远离所述第二类沟槽的侧壁且位于所述栅氧层的表面上设置有第二类导电多晶硅，位于所述第一类导电多晶硅上方的绝缘介质层中设置有第一通孔，位于所述第三类沟槽内的绝缘介质层中设置有第二通孔，位于所述第二类导电多晶硅上方的绝缘介质层中设置有第三通孔...

【专利技术属性】
技术研发人员：朱袁正，周锦程，
申请(专利权)人：无锡新洁能股份有限公司，
类型：发明
国别省市：江苏,32