一种氮化镓增强型垂直型晶体管组件及其制作方法技术

本发明专利技术提供了一种氮化镓增强型垂直型晶体管组件，其特征在于，包括由下至上分别依次布置的漏极层、导电衬底层、n

A GaN enhanced vertical transistor assembly and its fabrication method

【技术实现步骤摘要】
一种氮化镓增强型垂直型晶体管组件及其制作方法
本专利技术涉及一种柱状微纳器件及其制作方法，具体涉及一种氮化镓增强型垂直型晶体管组件及其制作方法。
技术介绍
氮化镓具有3.4eV的禁带宽度，击穿场强3MV/cm以上，电子迁移率超过1000cm2/V·s的性质。目前基于AlGaN/GaN异质结制备的高电子迁移率晶体管(HEMT)，在界面处利用自发极化和压电极化效应形成二维电子气。然而此类HEMT器件通常为耗尽型器件，需要一个负电压来达到耗尽电子沟道从而关闭器件的目的；另外，这种横向器件结构的击穿电压与晶体管面积成正比，且材料界面暴露在样品表面，使得该类器件容易受到表面缺陷的影响。为了提供元件操作安全性，简化电路设计，低能量消耗需求，一个良好的可控的增强型器件必不可少。目前在实现增强型器件方面已有一些解决方案：例如槽栅结构，制作p-GaN盖帽层等。目前已有的方案均围绕平面型器件展开。
技术实现思路
本专利技术的目的是：实现常关型晶体管的特性的同时，对阈值电压和导电性能具有良好的调控能力。为了达到上述目的，本专利技术的技术方案是提供了一种氮化镓增强型垂直型晶体管组件，其特征在于，包括由下至上分别依次布置的漏极层、导电衬底层、n+GaN层、n型GaN层、p型GaN层和n+GaN层，n型GaN层之上还设有栅极电介质层且栅极电介质层环绕p型GaN层，栅极电介质层之上设有栅极，且栅极环绕栅极电介质层的侧壁外侧，栅极之上设有氧化物层，且氧化物层环绕包裹于栅极和栅极电解质层外侧，氧化物层之上设有源极区，且源极区包裹由漏极层、导电衬底层、n+GaN层、n型GaN层、p型GaN层、n+GaN层、栅极电介质层、栅极及氧化物层组成的结构的整个上部表面。本专利技术的另一个技术方案是提供了一种上述的氮化镓增强型垂直型晶体管组件的制作方法，其特征在于，包括以下步骤：步骤1、选择氮化镓衬底，氮化镓衬底为所述导电衬底层；步骤2、在氮化镓衬底上沉积四层氮化镓层，四层氮化镓层由下至上依次定义为层一、层二、层三、层四，四层氮化镓层及氮化镓衬底的厚度为500nm、掺杂浓度为4×1018cm-3，其中：层一为n型掺杂，厚度为500nm、掺杂浓度为4×1018cm-3；层二为n型掺杂，厚度为5μm、掺杂浓度为2×1016cm-3；层三为p型掺杂，厚度为1μm、掺杂浓度为2×1016cm-3；层四为n型掺杂，厚度为1.8μm、掺杂浓度为4×1018cm-3；层一为所述n+GaN层，层二为所述n型GaN层；步骤3、在层四上沉积一层掩膜；步骤4、分别利用干刻和湿刻在层三及层四上形成微纳柱状器件主体结构；步骤5、由下至上分别沉积所述栅极电介质层、栅极及氧化物层；步骤6、最后沉积所述漏极层和所述源极区。本专利技术由于其微纳柱状的结构特征，使得柱状结构里npn型层均有足够的表面积/体积比。这样的益处包括：有利于使用退火工艺令p型氮化镓半导体里Mg掺杂获得激活，实现足够的空穴浓度，从而实现平衡状态下器件不导通，在正向开启电压下才开通的增强型器件。这一设计有效地解决薄膜器件中p型氮化镓半导体被n型半导体覆盖后不易被激活的缺点。其次，可以通过改变其器件的尺寸来调控其开启阈值电压，满足不同应用的需要。附图说明图1为本专利技术的结构示意图；图2为器件p型层直径分别为200nm、400nm和600nm的转移特性曲线；图3为器件p型层直径分别为200nm、400nm和600nm的跨导曲线；图4为器件p型层直径为200nm的输出特性曲线；图5为器件p型层直径为400nm的输出特性曲线；图6为器件p型层直径为600nm的输出特性曲线；图7为器件p型层直径为400nm在漏源电压为-45V时的电场强度分布；图8至图13为本专利技术的工艺过程图；图14为图11的俯视图；图15为图12的俯视图；图16为图13的俯视图。具体实施方式下面结合具体实施例，进一步阐述本专利技术。应理解，这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。此外应理解，在阅读了本专利技术讲授的内容之后，本领域技术人员可以对本专利技术作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。本专利技术提供的一种氮化镓增强型垂直型晶体管组件包括栅极结构、源极结构、漏极结构、n型掺杂区、p型掺杂区、氧化物和栅极电介质层。如图1所示，本专利技术包括由下至上分别依次布置的漏极层10、导电衬底层1、n+GaN层2、n型GaN层3、p型GaN层4和n+GaN层5，n型GaN层3之上还设有栅极电介质层6且栅极电介质层6环绕p型GaN层4，栅极电介质层6之上设有栅极7，且栅极7环绕栅极电介质层6的侧壁外侧，栅极7之上设有氧化物层8，且氧化物层8环绕包裹于栅极7和栅极电解质层6外侧，氧化物层8之上设有源极区9，且源极区9包裹由漏极层10、导电衬底层1、n+GaN层2、n型GaN层3、p型GaN层4、n+GaN层5、栅极电介质层6、栅极7及氧化物层8组成的结构的整个上部表面。本专利技术由于加入了p型GaN层4，为增强型器件，改变器件沟道直径即p型层的横向尺寸，阈值电压也随之改变，可以对其阈值电压进行调控。当器件p型层直径分别为200nm、400nm和600nm时，其转移特性和跨导曲线如图2及图3所示。本专利技术在改变尺寸对转移特性做出调控的同时，输出特性也随之改变，但都可以维持典型的晶体管输出特性曲线，以及良好可控的导电能力。器件p型层直径分别为200nm、400nm和600nm输出特性曲线分别如图4、5、6所示。本专利技术在器件p型层直径为400nm加入漏源之间反向电压为-45V时，电场强度分布如图7所示，展示了本专利技术的器件具有很好的反向击穿特性。本专利技术还提供了一种上述的氮化镓增强型垂直型晶体管组件的制作方法，包括以下步骤：步骤1、选择氮化镓衬底，氮化镓衬底为所述导电衬底层1；步骤2、如图8所示，在氮化镓衬底上沉积四层氮化镓层，四层氮化镓层由下至上依次定义为层一、层二、层三、层四，四层氮化镓层及氮化镓衬底的厚度为500nm、掺杂浓度为4×1018cm-3，其中：层一为n型掺杂，厚度为500nm、掺杂浓度为4×1018cm-3；层二为n型掺杂，厚度为5μm、掺杂浓度为2×1016cm-3；层三为p型掺杂，厚度为1μm、掺杂浓度为2×1016cm-3；层四为n型掺杂，厚度为1.8μm、掺杂浓度为4×1018cm-3；层一为所述n+GaN层2，层二为所述n型GaN层3；步骤3、如图9所示，在层四上沉积一层掩膜11；步骤4、如图10所示，分别利用干刻和湿刻在层三及层四上形成微纳柱状主体结构；步骤5、如图11至图13所示，由下至上分别沉积所述栅极电介质层6、栅极7及氧化物层8；如图14所示，L1＝200nm、L2＝10μm；如图15所示，L3＝800nm；步骤6、最后沉积所述漏极层10和所述源极区9。本文档来自技高网...

【技术保护点】
1.一种氮化镓增强型垂直型晶体管组件，其特征在于，包括由下至上分别依次布置的漏极层(10)、导电衬底层(1)、n

【技术特征摘要】
1.一种氮化镓增强型垂直型晶体管组件，其特征在于，包括由下至上分别依次布置的漏极层(10)、导电衬底层(1)、n+GaN层(2)、n型GaN层(3)、p型GaN层(4)和n+GaN层(5)，n型GaN层(3)之上还设有栅极电介质层(6)且栅极电介质层(6)环绕p型GaN层(4)，栅极电介质层(6)之上设有栅极(7)，且栅极(7)环绕栅极电介质层(6)的侧壁外侧，栅极(7)之上设有氧化物层(8)，且氧化物层(8)环绕包裹于栅极(7)和栅极电解质层(6)外侧，氧化物层(8)之上设有源极区(9)，且源极区(9)包裹由漏极层(10)、导电衬底层(1)、n+GaN层(2)、n型GaN层(3)、p型GaN层(4)、n+GaN层(5)、栅极电介质层(6)、栅极(7)及氧化物层(8)组成的结构的整个上部表面。2.一种如权利要求1所述的氮化镓增强型垂直型晶体管组件的制作方法，其特征在于，包括以...

【专利技术属性】
技术研发人员：张羽，邹新波，杨杨，
申请(专利权)人：上海科技大学，
类型：发明
国别省市：上海,31