一种高电子迁移率晶体管及电子装置制造方法及图纸

本实用新型专利技术涉及电子技术领域，公开一种高电子迁移率晶体管及电子装置，其中，高电子迁移率晶体管包括：依次设置的衬底、缓冲层和GaN沟道层，GaN沟道层包括栅极区和位于栅极区周围的非栅区域；AlGaN栅下势垒层，形成于GaN沟道层的栅极区背离缓冲层的一侧；栅电极，形成于AlGaN栅下势垒层背离GaN沟道层的侧面；AlGaN势垒层，形成于GaN沟道层的非栅区域，其中，AlGaN势垒层表面形成源极和漏极；其中，AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，和/或，AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度。上述高电子迁移率晶体管，可以用于缓解其阈值电压低，易误开通的技术问题。

【技术实现步骤摘要】
一种高电子迁移率晶体管及电子装置
本技术涉及电子
，特别涉及一种高电子迁移率晶体管及电子装置。
技术介绍
GaN(氮化镓)是第三代宽禁带半导体之一，具有宽带隙、高击穿电场等优异物理特性。又由于GaN基半导体本身的自发极化和压电极化特性，AlGaN(氮化镓铝)/GaN异质结界面可以在非故意掺杂情况下产生高限域性和高浓度2DEG(二维电子气)，二维电子气具有高电子迁移率和高饱和电子漂移速度的特性。因此，可以利用AlGaN/GaN异质结构筑HEMT(高电子迁移率晶体管)，上述HEMT可适用于高温、高压、高频、高功率密度应用，在微波射频和电力电子等领域具有良好应用前景。但是，由于AlGaN/GaN异质结界面处容易形成二维电子气，故HEMT为常开耗尽型器件，在应用中存在易误开通的技术问题，阻碍HEMT器件的推广应用。
技术实现思路
本技术公开了一种高电子迁移率晶体管，用于缓解HEMT阈值电压低及易误开通的技术问题。为达到上述目的，本技术提供以下技术方案：一种高电子迁移率晶体管，包括：衬底；缓冲层，形成于所述衬底的一侧；GaN沟道层，形成于所述缓冲层背离所述衬底的侧面，其中，GaN沟道层包括栅极区和位于栅极区周围的非栅区域；AlGaN栅下势垒层，形成于所述GaN沟道层的栅极区背离所述缓冲层的一侧；栅电极，形成于AlGaN栅下势垒层背离GaN沟道层的侧面；AlGaN势垒层，形成于所述GaN沟道层的非栅区域背离所述缓冲层的一侧，其中，所述AlGaN势垒层表面形成有与AlGaN势垒层欧姆接触的源极和漏极；钝化层，覆盖于源极、漏极、栅电极和AlGaN势垒层表面；其中，所述AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，和/或，所述AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度。在上述高电子迁移率晶体管中，GaN沟道层与AlGaN势垒层形成异质结，由于GaN沟道层与AlGaN势垒层的极化特性，在两者的界面下表面处形成可导电的二维电子气；而AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，和/或，AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度，因此，AlGaN栅下势垒层的极化特性大幅度衰减，AlGaN栅下势垒层与GaN沟道层异质结界面处形成的二维电子气大幅度减少，因此，在栅电极不通正电压的情况下，二维电子气在AlGaN栅下势垒层处被切断，源极和漏极之间不易通过二维电子气导电，只有当栅电极通正电压时，栅电极下的二维电子气重新形成，二维电子气在AlGaN栅下势垒层处连通，源极和漏极之间通电；综上，在栅电极不通正电压的情况下，上述高电子迁移率晶体管能够缓解HEMT阈值电压低及易误开通的技术问题，实现常关操作。优选地，AlGaN栅下势垒层的厚度为1nm-10nm；AlGaN势垒层的厚度为10nm-40nm。优选地，AlGaN栅下势垒层的铝含量为0-20％；AlGaN势垒层的铝含量为10％-30％。优选地，所述高电子迁移率晶体管还包括p型半导体膜层，所述p型半导体膜层设置于所述栅电极和所述AlGaN栅下势垒层之间。优选地，所述p型半导体膜层包括p型GaN、p型AlGaN或p型NiO。优选地，所述AlGaN势垒层和所述GaN沟道层之间还设有GaN修复层。本技术公开了一种高电子迁移率晶体管制备方法，用于缓解HEMT易误开通的技术问题。为达到上述目的，本技术提供以下技术方案：一种高电子迁移率晶体管制备方法，至少包括以下步骤：在衬底一侧依次形成缓冲层和GaN沟道层，其中，GaN沟道层包括栅极区和位于栅极区周围的非栅区域；在栅极区形成依次设置的AlGaN栅下势垒层和栅电极，在非栅区域形成AlGaN势垒层，其中，所述AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，和/或，所述AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度；在AlGaN势垒层表面形成源极和漏极，并对AlGaN势垒层、源极和漏极进行退火，以使AlGaN势垒层分别与源极和漏极形成欧姆接触；形成覆盖于源极、漏极、栅电极和AlGaN势垒层表面的钝化层。所述的高电子迁移率晶体管制备方法与上述的高电子迁移率晶体管相对于现有技术所具有的优势相同，在此不再赘述。优选地，所述在栅极区形成依次设置的AlGaN栅下势垒层和栅电极，在非栅区域形成AlGaN势垒层，包括：通过构图工艺在栅极区形成依次层叠设置的AlGaN栅下势垒层和掩膜层；在非栅区域和掩膜层表面形成AlGaN势垒层，并去除掩膜层和掩膜层表面的AlGaN势垒层；在AlGaN栅下势垒层背离GaN沟道层的表面形成栅电极。优选地，所述在栅极区形成依次设置的AlGaN栅下势垒层和栅电极，在非栅区域形成AlGaN势垒层，包括：通过构图工艺在栅极区形成依次层叠设置的AlGaN栅下势垒层、栅电极和掩膜层；在非栅区域和掩膜层表面形成AlGaN势垒层，并去除掩膜层和掩膜层表面的AlGaN势垒层。优选地，在形成所述AlGaN栅下势垒层之前，在所述GaN沟道层的非栅区域形成GaN修复层。优选地，所述在栅极区形成依次设置的AlGaN栅下势垒层、栅电极，在非栅区域形成AlGaN势垒层，包括：在GaN沟道层背离缓冲层的侧面形成AlGaN势垒层，在AlGaN势垒层与栅极区对应的部分形成镂空结构，在镂空结构内依次形成AlGaN栅下势垒层和栅电极。优选地，AlGaN栅下势垒层的厚度为1nm-10nm；AlGaN势垒层的厚度为10nm-40nm。优选地，AlGaN栅下势垒层的铝含量为0-20％；AlGaN势垒层的铝含量为10％-30％。优选地，在AlGaN栅下势垒层上形成栅电极前，在AlGaN栅下势垒层上先形成p型半导体膜层。优选地，所述p型半导体膜层包括p型GaN、p型AlGaN或p型NiO。本技术公开了一种电子装置，用于缓解HEMT易误开通的技术问题。为达到上述目的，本技术提供以下技术方案：一种电子装置，包括如上述技术方案所述的高电子迁移率晶体管。所述的电子装置与上述的高电子迁移率晶体管相对于现有技术所具有的优势相同，在此不再赘述。附图说明图1为本技术实施例提供的高电子迁移率晶体管制备方法中的中间过程一的结构示意图；图2为本技术实施例提供的高电子迁移率晶体管制备方法中的中间过程二的结构示意图；图3为本技术实施例提供的高电子迁移率晶体管制备方法中的中间过程三的结构示意图；图4为本技术实施例提供的高电子迁移率晶体管制备方法中的中间过程四的结构示意图；图5为本技术实施例提供的高电子迁移率晶体管的结构示意图。图标：1-衬底；2-缓冲层；3-GaN沟道层；4-AlGaN栅下势垒层；5-p型半导体膜层；6a-GaN修复层；6b-GaN修复层；7a-AlGaN势垒层；7b-AlGaN势垒层；8-源极；9-漏极；10-栅电极；11-钝化层；12-掩膜层。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。实施例一如图5所示，本技术实施例提供本文档来自技高网...

【技术保护点】
1.一种高电子迁移率晶体管，其特征在于，包括：衬底；缓冲层，形成于所述衬底的一侧；GaN沟道层，形成于所述缓冲层背离所述衬底的侧面，其中，GaN沟道层包括栅极区和位于栅极区周围的非栅区域；AlGaN栅下势垒层，形成于所述GaN沟道层的栅极区背离所述缓冲层的一侧；栅电极，形成于AlGaN栅下势垒层背离GaN沟道层的侧面；AlGaN势垒层，形成于所述GaN沟道层的非栅区域背离所述缓冲层的一侧，其中，所述AlGaN势垒层表面形成有与AlGaN势垒层欧姆接触的源极和漏极；钝化层，覆盖于源极、漏极、栅电极和AlGaN势垒层表面；其中，所述AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，和/或，所述AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度。

【技术特征摘要】
1.一种高电子迁移率晶体管，其特征在于，包括：衬底；缓冲层，形成于所述衬底的一侧；GaN沟道层，形成于所述缓冲层背离所述衬底的侧面，其中，GaN沟道层包括栅极区和位于栅极区周围的非栅区域；AlGaN栅下势垒层，形成于所述GaN沟道层的栅极区背离所述缓冲层的一侧；栅电极，形成于AlGaN栅下势垒层背离GaN沟道层的侧面；AlGaN势垒层，形成于所述GaN沟道层的非栅区域背离所述缓冲层的一侧，其中，所述AlGaN势垒层表面形成有与AlGaN势垒层欧姆接触的源极和漏极；钝化层，覆盖于源极、漏极、栅电极和AlGaN势垒层表面；其中，所述AlGaN栅下势垒层的铝含量低于AlGaN势垒层的铝含量，和/或，所述AlGaN栅下势垒层的厚度小于AlGaN势垒层的厚度。2.根据权利要求1所述的高电子迁移率晶体管，其特征在于...

【专利技术属性】
技术研发人员：陈道坤，史波，曾丹，陈兆同，何昌，
申请(专利权)人：珠海格力电器股份有限公司，
类型：新型
国别省市：广东,44