一种基于SOI衬底的电容隔离结构及其制备方法技术

本发明专利技术公开了一种基于SOI衬底的电容隔离结构及其制备方法，所述结构包括：SOI硅片，包括依次叠加的衬底硅、埋氧层和顶层硅；顶层硅包括第一硅岛和第二硅岛，第一硅岛用于制备低压端电路，第二硅岛用于制备高压端电路；隔离槽，设置在第一硅岛和第二硅岛之间；所述隔离槽的底部设置屏蔽层，所述屏蔽层上设置屏蔽介质层，所述屏蔽介质层上设置隔离电容下极板，所述隔离电容下极板与第一硅岛电连接；第一介质层，覆盖隔离电容下极板、第一硅岛和第二硅岛；第二介质层，设置在第一介质层上，第二介质层的顶部设置隔离电容上极板，隔离电容上极板与第二硅岛电连接，本发明专利技术无需额外的厚膜介质工艺，实现单芯片高压隔离，节约了成本和制备流程。

【技术实现步骤摘要】
一种基于SOI衬底的电容隔离结构及其制备方法
本专利技术涉及电路领域，特别涉及一种基于SOI衬底的电容隔离结构及其制备方法。
技术介绍
高低压电路的隔离是将输入即低压端(Lowside)和输出即高压端(Highside)两端进行电压隔离，Lowside和Highside两端存在较大的压差，一般采用耦合的方式实现信号或功率的传输。对于集成电路(IC)来说，常用隔离技术包括：PN结隔离，光耦隔离、电容隔离和电感隔离等。传统的PN结隔离受体硅工艺的限制，难以做到极高电压的隔离，一般不超过700V，极少数可以做到1200V，但是工艺难度大，电路寄生效应大，限制其在高压领域的应用；光耦隔离目前是主流的隔离方式，但因其存在光电转换环节使得其功耗较大，传输速率不高，同时存在寿命不长和稳定性的问题，此外光耦隔离对封装的要求较高；电磁隔离是采用变压器进行隔离通讯的，既可以传输数据也可以传输功率，可以采用分立元件或者集成的片上无磁芯线圈来实现，是一种较好的隔离方式；电容隔离利用电容进行隔离通信，具有很高的抗电磁干扰能力，速度和功耗低，但是难以进行功率传输，电容隔离同样可以采用分立元件或者集成的片上电容来实现。随着功率等级的提高，对隔离电压的要求也逐步提高，基于片上集成电容/电感的隔离方式越来越受到关注。其中Ti主要采用片上电容的隔离方式，在Lowside或Highside芯片上表面制备厚膜介质来形成电容结构，介质采用21um左右的二氧化硅，通过结合(bonding)线将Lowside和Highside两个芯片连接，实现高低压电路的信号传递和电压隔离；Infineon采用了在片上无磁芯线圈来实现Lowside和Highside芯片间的通信和隔离。电容的隔离方式因其与CMOS工艺相兼容，隔离电压等级高，寿命长，热稳定性好等优势，正逐步取代光耦隔离方式。但目前主流的电容隔离方式都需要针对CMOS工艺开发专门的厚介质膜工艺，数十微米的SiO2制备难度及成本都较高，目前仅有少数Fab可以提供这样的工艺。此外，目前的电容隔离方式都是分别制备Lowside芯片和Highside芯片，将电容或电感制备在其中一个芯片上，最后将带有电容Lowside芯片和Highside芯片封装到一个管壳中。也有的厂商采用单独的制备电容隔离芯片，然后将Lowside芯片、电容隔离芯片和Highside芯片3块芯片统一封装到一个管壳中。这种多芯片封装，需要特殊设计基岛分离的引线框架，相对成本较高。
技术实现思路
针对现有技术的上述问题，本专利技术的目的在于，提供一种基于SOI衬底的电容隔离结构及其制备方法。为了解决上述技术问题，本专利技术的具体技术方案如下：一方面，本专利技术提供一种基于SOI衬底的电容隔离结构，所述结构包括：SOI硅片，包括依次叠加的衬底硅、埋氧层和顶层硅；所述顶层硅包括第一硅岛和第二硅岛，所述第一硅岛用于制备低压端电路，所述第二硅岛用于制备高压端电路；隔离槽，设置在所述第一硅岛和所述第二硅岛之间，所述隔离槽的底部露出所述埋氧层上表面一部分；所述隔离槽的底部设置屏蔽层，所述屏蔽层上设置屏蔽介质层，所述屏蔽介质层上设置隔离电容下极板，所述屏蔽层上设置隔离电容下极板，所述隔离电容下极板与所述第一硅岛电连接；第一介质层，设置在所述隔离电容下极板上，并且覆盖所述隔离电容下极板、所述第一硅岛和所述第二硅岛；第二介质层，设置在所述第一介质层上，所述第二介质层的顶部设置隔离电容上极板，所述隔离电容上极板与所述第二硅岛电连接。进一步地，所述隔离电容下极板通过下极板金属层与所述第一硅岛电连接；所述隔离电容上极板通过上极板金属层与所述第二硅岛电连接。作为可选地，所述第一硅岛上设置第一焊盘，所述第一焊盘与所述隔离电容下极板连接，所述第二硅岛上设置第二焊盘，所述第二焊盘与所述隔离电容上极板连接。作为可选地，所述第二介质层的宽度与所述隔离槽的宽度相等，并且所述第二介质层设置在所述隔离槽的上部。作为可选地，所述屏蔽层为多晶硅层或金属层；所述第一介质层为氧化硅介质或氧化硅和氮化硅的混合介质；所述第二介质层为高分子化合物聚酰亚胺膜。作为可选地，所述隔离电容下极板和所述隔离电容上极板均为电容平板结构。作为可选地，所述隔离电容下极板和所述隔离电容上极板均为螺旋线圈结构，形成隔离电感结构。另一方面，本专利技术还提供一种基于SOI衬底的电容隔离结构制备方法，所述方法用于制作上述所述的一种基于SOI衬底的电容隔离结构，其中所述方法包括以下步骤：提供SOI硅片，通过刻蚀将所述SOI硅片的顶层硅分成第一硅岛和第二硅岛，并在中间形成暴露所述SOI硅片的埋氧层的隔离槽；将所述第一硅岛进行低压电路制备和第二硅岛进行高压电路制备，并在所述第一硅岛上沉淀金属形成第一焊盘，在第二硅岛上沉淀金属形成第二焊盘，在所述隔离槽的底部制备屏蔽层，然后在所述屏蔽层上覆盖屏蔽介质层；在所述屏蔽介质层上沉淀金属形成隔离电容下极板，所述第一焊盘和所述隔离电容下极板通过下极板金属层连接；在所述隔离槽的底部沉积第一介质层，所述第一介质层覆盖所述第一硅岛、所述隔离槽的底部和所述第二硅岛；在所述第一介质层上形成第二介质层，并在所述第二介质层和所述SOI硅片的背面均涂覆光刻胶；在所述第二介质层上的光刻胶通过光刻形成隔离电容上极板图形，再通过沉淀金属层形成隔离电容上极板；通过刻蚀和沉淀金属层工艺，将所述第二焊盘和所述隔离电容上极板进行上极板金属层连接。进一步地，所述通过刻蚀和沉淀金属层工艺，将所述第二焊盘和所述隔离电容上极板进行上极板金属层连接之后还包括：在所述上极板金属层上形成聚酰亚胺膜。作为可选地，所述第一介质层为氧化硅介质或氧化硅和氮化硅的混合介质。作为可选地，所述第二介质层为高分子化合物聚酰亚胺，通过涂覆聚酰亚胺溶液并加热成膜。作为可选地，通过旋涂所述聚酰亚胺溶液并加热成膜。作为可选地，所述在所述第二介质层上的光刻胶通过光刻形成隔离电容上极板图形，再通过沉淀金属层形成隔离电容上极板之前包括：通过刻蚀去除掉所述第一硅岛和所述第二硅岛上方的所述第二介质层。进一步地，所述通过刻蚀去除掉所述第一硅岛和所述第二硅岛上方的所述第二介质层包括：通过碱性溶液并加热刻蚀掉所述第一硅岛和所述第二硅岛上方的所述第二介质层。进一步地，所述通过刻蚀和沉淀金属层工艺，将所述第二焊盘和所述隔离电容上极板进行金属连接包括：通过lift-off工艺或刻蚀工艺在所述第二介质层上方形成金属层线路；通过沉淀金属形成金属层，所述金属层连接所述第二焊盘和所述隔离电容上极板。进一步地，在进行lift-off工艺时，所述SOI正面和背面的光刻胶同时被去掉。采用上述技术方案，本专利技术所述的一种基于SOI衬底的电容隔离结构及其制备方法具有如下有益效果：1.本专利技术所述的一种基于SOI衬底的电容隔离结构及其制备方法，无需厚膜介质工艺即可实现高低压电路的隔离，并且还能与现有的CMOS工艺完全兼容，节省了研发流程和减少了制备难度。2.本专利技术所述的一种基于SOI衬底的电容隔离结构及其制备方法，通过单个芯片实现电容的隔离，节省了空间和制备工艺的流程，同时也能采用现有封装引线框架，节约了成本。附图说明为了更清楚地说明本专利技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显本文档来自技高网...

【技术保护点】
1.一种基于SOI衬底的电容隔离结构，其特征在于，包括：SOI硅片(1)，包括依次叠加的衬底硅(11)、埋氧层(12)和顶层硅(13)；所述顶层硅(13)包括第一硅岛(131)和第二硅岛(132)，所述第一硅岛(131)用于制备低压端电路，所述第二硅岛(132)用于制备高压端电路；隔离槽(2)，设置在所述第一硅岛(131)和所述第二硅岛(132)之间，所述隔离槽(2)的底部露出所述埋氧层(12)上表面一部分；所述隔离槽(2)的底部设置屏蔽层(21)，所述屏蔽层(21)上设置屏蔽介质层(22)，所述屏蔽介质层(22)上设置隔离电容下极板(3)，所述隔离电容下极板(3)与所述第一硅岛(131)电连接；第一介质层(4)，设置在所述隔离电容下极板(2)上，并且覆盖所述隔离电容下极板(2)、所述第一硅岛(131)和所述第二硅岛(132)；第二介质层(5)，设置在所述第一介质层(4)上，所述第二介质层(5)的顶部设置隔离电容上极板(6)，所述隔离电容上极板(6)与所述第二硅岛(132)电连接。

【技术特征摘要】
1.一种基于SOI衬底的电容隔离结构，其特征在于，包括：SOI硅片(1)，包括依次叠加的衬底硅(11)、埋氧层(12)和顶层硅(13)；所述顶层硅(13)包括第一硅岛(131)和第二硅岛(132)，所述第一硅岛(131)用于制备低压端电路，所述第二硅岛(132)用于制备高压端电路；隔离槽(2)，设置在所述第一硅岛(131)和所述第二硅岛(132)之间，所述隔离槽(2)的底部露出所述埋氧层(12)上表面一部分；所述隔离槽(2)的底部设置屏蔽层(21)，所述屏蔽层(21)上设置屏蔽介质层(22)，所述屏蔽介质层(22)上设置隔离电容下极板(3)，所述隔离电容下极板(3)与所述第一硅岛(131)电连接；第一介质层(4)，设置在所述隔离电容下极板(2)上，并且覆盖所述隔离电容下极板(2)、所述第一硅岛(131)和所述第二硅岛(132)；第二介质层(5)，设置在所述第一介质层(4)上，所述第二介质层(5)的顶部设置隔离电容上极板(6)，所述隔离电容上极板(6)与所述第二硅岛(132)电连接。2.根据权利要求1所述的一种基于SOI衬底的电容隔离结构，其特征在于，所述隔离电容下极板(3)通过下极板金属层(31)与所述第一硅岛(131)电连接；所述隔离电容上极板(6)通过上极板金属层(61)与所述第二硅岛(132)电连接。3.根据权利要求1所述的一种基于SOI衬底的电容隔离结构，其特征在于，所述第二介质层(5)的宽度与所述隔离槽(2)的宽度相等，并且所述第二介质层(5)设置在所述隔离槽(2)的上部。4.根据权利要求1所述的一种基于SOI衬底的电容隔离结构，其特征在于，所述屏蔽层(21)为多晶硅层或金属层；所述第一介质层(4)为氧化硅介质或氧化硅和氮化硅的混合介质；所述第二介质层(5)为高分子化合物聚酰亚胺膜。5.根据权利要求1所述的一种基于SOI衬底的电容隔离结构，其特征在于，所述隔离电容下极板(3)和所述隔离电容上极板(6)均为电容平板结构。6.根据权利要...

【专利技术属性】
技术研发人员：徐大伟，程新红，刘天天，黄晓义，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海,31