非易失性文件更新介质制造技术

大容量存储装置的实施例可以包括第一非易失性介质、与第一非易失性介质相比提供相对较大的写粒度的第二非易失性介质，以及通信地耦合到第一和第二非易失性介质的逻辑，所述逻辑用于基于来自操作系统的指示将访问请求指向第一非易失性介质和第二非易失性介质中的一个。主机计算装置的实施例可以包括处理器、通信地耦合到处理器的存储器，以及通信地耦合到处理器的逻辑，所述逻辑用于基于针对文件系统相关的访问请求的粒度大小来向大容量存储设备提供针对文件系统相关的访问请求的指示。公开并要求保护其他实施例。

Non-volatile file update media

【技术实现步骤摘要】
非易失性文件更新介质
实施例一般涉及存储系统。更具体地，实施例涉及非易失性文件更新介质。
技术介绍
计算系统可以包括具有处理器、系统存储器和各种外围设备的主机。示例计算系统可以包括诸如台式计算机、膝上型计算机、平板计算机等的个人计算机，以及诸如服务器的企业计算机。许多这样的计算系统可以包括连接的大容量存储设备，例如硬盘驱动器(HDD)和/或固态驱动器(SSD)。附图说明通过阅读以下说明书和所附权利要求并参考以下附图，实施例的各种优点对于本领域技术人员而言将显而易见，其中：图1是根据实施例的电子处理系统的示例的框图；图2是根据实施例的大容量存储装置的示例的框图；图3是根据实施例的半导体装置的示例的框图；图4是根据实施例的控制存储的方法的示例的流程图。图5是根据实施例的主机计算装置的示例的框图；图6是根据实施例的半导体装置的另一示例的框图；图7是根据实施例的管理存储的方法的示例的流程图；以及图8是根据实施例的电子处理系统的另一示例的框图。具体实施方式本文描述的各种实施例可以包括存储器组件和/或到存储器组件的接口。这样的存储器组件可以包括易失性和/或非易失性存储器。非易失性存储器可以是不需要电力来维持由介质存储的数据状态的存储介质。在一个实施例中，存储器设备可以包括块可寻址存储器设备，诸如基于NAND或NOR技术的那些。存储器设备还可以包括下一代非易失性设备，诸如三维(3D)交叉点存储器设备、或其他字节可寻址的就地写非易失性存储器设备。在一个实施例中，存储器设备可以是或可以包括使用硫属化物玻璃的存储器设备、多阈值级别NAND闪存、NOR闪存、单级或多级相变存储器(PCM)、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、反铁电存储器、采用忆阻器技术的磁阻随机存取存储器(MRAM)存储器、包括金属氧化物基极、氧空位基极的电阻存储器和导电桥随机存取存储器(CB-RAM)、或自旋转移力矩(STT)-MRAM、基于自旋电子磁结存储器的器件、基于磁隧道结(MTJ)的器件、基于DW(畴壁)和SOT(自旋轨道转移)的器件、基于晶闸管的存储器设备、或任何上述的组合、或其他存储器。存储器设备可以指管芯本身和/或封装的存储器产品。在特定实施例中，具有非易失性存储器的存储器组件可符合联合电子设备工程委员会(JEDEC)颁布的一个或多个标准，例如JESD218、JESD219、JESD220-1、JESD223B、JESD223-1或其他合适的标准(此处引用的JEDEC标准可在jedec.org上获得)。易失性存储器可以是需要电力以维持由介质存储的数据的状态的存储介质。易失性存储器的非限制性示例可以包括各种类型的RAM，诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。可以在存储器模块中使用的一种特定类型的DRAM是同步动态随机存取存储器(SDRAM)。在特定实施例中，存储器组件的DRAM可符合JEDEC颁布的标准，例如用于DDRSDRAM的JESD79F、用于DDR2SDRAM的JESD79-2F、用于DDR3SDRAM的JESD79-3F、用于DDR4SDRAM的JESD79-4A、用于低功率DDR(LPDDR)的JESD209、用于LPDDR2的JESD209-2、用于LPDDR3的JESD209-3和用于LPDDR4的JESD209-4(这些标准可在www.jedec.org上获得)。这些标准(和类似标准)可以被称为基于DDR的标准，并且实现这种标准的存储设备的通信接口可以被称为基于DDR的接口。现在转向图1，电子处理系统10的实施例可包括主机装置11，主机装置11包括主机处理器12、通信地耦合到主机处理器12的主机存储器13，以及通信地耦合到主机处理器12的主机逻辑14，以及通信地耦合到主机装置11的大容量存储设备和通信地耦合到第一和第二非易失性介质16、17的存储控制器逻辑18。例如，与第一非易失性介质16相比，第二非易失性介质17可以提供相对较大的写粒度。在一些实施例中，主机逻辑14可以被配置为基于针对文件系统相关的访问请求的粒度大小来向大容量存储设备15提供针对文件系统相关的访问请求的指示，并且存储控制器逻辑18可以被配置为基于来自主机逻辑14的指示将来自主机装置11的访问请求指向第一非易失性介质16和第二非易失性介质17中的一个。在一些实施例中，主机逻辑14还可以被配置为将大容量存储设备15的第一非易失性介质16用作写回高速缓存。可替代地或另外地，主机逻辑14可以被配置为提供针对用于将相关联的写请求指向第一非易失性介质16的活动文件更新的指示。例如，主机逻辑14还可以被配置为提供针对用于将相关联的写请求指向第一非易失性介质16的活动文件更新相对应的元数据的指示。在一些实施例中，主机逻辑14还可以被配置为确定文件关闭事件是否对应于先前指向大容量存储设备15的第一非易失性介质的数据，并向大容量存储设备15提供用于将与关闭的文件相关联的数据从第一非易失性介质16移动到第二非易失性介质17的指示。在一些实施例中，主机逻辑14可以位于各种组件中，或者与各种组件共同定位，所述各种组件包括主机处理器12(例如，在同一管芯上)。在一些实施例中，存储控制器逻辑18可以被配置为向主机装置11的操作系统(OS)提供针对第一非易失性介质16的字节粒度输入/输出(IO)接口。存储控制器逻辑18可以附加地或替代地被配置为基于所请求的访问是指向第一非易失性介质16还是第二非易失性介质17来在逻辑到物理(L2P)转换表中提供指示。在一些实施例中，存储控制器逻辑18还可以被配置为基于来自主机装置11的OS的指示将数据从第一非易失性介质16移动到第二非易失性介质17，和/或基于功率转换的指示，将数据从第一非易失性介质16移动到第二非易失性介质17。例如，第一非易失性介质16可以包括电容器支持的DRAM、电容器支持的SRAM和PCM中的一个或多个。上述主机装置11、主机处理器12、主机存储器13、主机逻辑14、大容量存储设备15、第一非易失性介质16、第二非易失性介质17、存储控制器逻辑18以及其他系统组件中的每个的实施例可以用硬件、软件或其任何合适的组合来实现。例如，硬件实现可以包括可配置逻辑，例如可编程逻辑阵列(PLA)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)或使用电路技术的固定功能逻辑硬件，例如，专用集成电路(ASIC)、互补金属氧化物半导体(CMOS)或晶体管-晶体管逻辑(TTL)技术，或其任何组合。可替代地或另外地，这些组件的全部或部分可以在一个或多个模块中实现为存储在机器或计算机可读存储介质中的由处理器或计算设备执行的一组逻辑指令，所述机器或计算机可读存储介质诸如随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、固件、闪存等。例如，用于执行组件的操作的计算机程序代码可以以一种或多种OS适用/适当的编程语言的任何组合来编写，包括诸如PYTHON、PERL、JAVA、SMALLTALK、C++、C#等的面向对象的编程语言，和传统的过程编程语言，例如“C”编程语言或类似的编程语言。例如，主机存储器13、永久存储介质或其他系统存储器可以存储一组指本文档来自技高网...

【技术保护点】
1.一种电子处理系统，包括：主机装置，其包括主机处理器、通信地耦合到所述主机处理器的主机存储器，以及通信地耦合到所述主机处理器的主机逻辑；以及通信地耦合到所述主机装置的大容量存储设备，所述大容量存储设备包括第一非易失性介质、第二非易失性介质，以及通信地耦合到所述第一非易失性介质和所述第二非易失性介质的存储控制器逻辑，其中，所述第二非易失性介质与所述第一非易失性介质相比提供相对较大的写粒度，其中，所述主机逻辑用于基于针对文件系统相关的访问请求的粒度大小来向所述大容量存储设备提供针对所述文件系统相关的访问请求的指示，并且其中，所述存储控制器逻辑用于基于来自所述主机逻辑的指示将来自所述主机装置的访问请求指向所述第一非易失性介质和所述第二非易失性介质中的一个。

【技术特征摘要】
2018.03.29 US 15/939,3981.一种电子处理系统，包括：主机装置，其包括主机处理器、通信地耦合到所述主机处理器的主机存储器，以及通信地耦合到所述主机处理器的主机逻辑；以及通信地耦合到所述主机装置的大容量存储设备，所述大容量存储设备包括第一非易失性介质、第二非易失性介质，以及通信地耦合到所述第一非易失性介质和所述第二非易失性介质的存储控制器逻辑，其中，所述第二非易失性介质与所述第一非易失性介质相比提供相对较大的写粒度，其中，所述主机逻辑用于基于针对文件系统相关的访问请求的粒度大小来向所述大容量存储设备提供针对所述文件系统相关的访问请求的指示，并且其中，所述存储控制器逻辑用于基于来自所述主机逻辑的指示将来自所述主机装置的访问请求指向所述第一非易失性介质和所述第二非易失性介质中的一个。2.如权利要求1所述的系统，其中，所述主机逻辑还用于：利用所述大容量存储设备的所述第一非易失性介质作为写回高速缓存。3.如权利要求1所述的系统，其中，所述主机逻辑还用于：提供针对用于将相关联的写请求指向所述第一非易失性介质的活动文件更新的指示。4.如权利要求3所述的系统，其中，所述主机逻辑还用于：提供针对与用于将相关联的写请求指向所述第一非易失性介质的活动文件更新相对应的元数据的指示。5.如权利要求3所述的系统，其中，所述主机逻辑还用于：确定文件关闭事件是否对应于先前指向所述大容量存储设备的所述第一非易失性介质的数据，以及向所述大容量存储设备提供用于将与关闭的文件相关联的数据从所述第一非易失性介质移动到所述第二非易失性介质的指示。6.如权利要求1所述的系统，其中，所述存储控制器逻辑还用于：向所述主机装置的操作系统提供针对所述第一非易失性介质的字节粒度输入/输出接口。7.如权利要求1所述的系统，其中，所述存储控制器逻辑还用于：基于所请求的访问是指向所述第一非易失性介质还是所述第二非易失性介质，在逻辑到物理转换表中提供指示。8.如权利要求1所述的系统，其中，所述存储控制器逻辑还用于：基于来自所述主机装置的操作系统的指示，将数据从所述第一非易失性介质移动到所述第二非易失性介质。9.如权利要求1所述的系统，其中，所述存储控制器逻辑还用于：基于功率转换的指示将数据从所述第一非易失性介质移动到所述第二非易失性介质。10.如权利要求1至9中任一项所述的系统，其中，所述第一非易失性介质包括以下中的一个或多个：电容器支持的动态随机存取存储器、电容器支持的静态随机存取存储器和相变存储器。11.一种大容量存储装置，包括：第一非易失性介质；第二非易失性介质，其中，与所述第一非易失性介质相比，所述第二非易失性介质提供相对较大的写粒度；以及通信地耦合到所述第一非易失性介质和所述第二非易失性介质的逻辑，其用于基...

【专利技术属性】
技术研发人员：S·特丽卡，J·卡恩，李鹏，M·勒文，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US