时间至数字转换器制造技术

本公开提供一种时间至数字转换器，包含振荡器控制器、可逆振荡器及测量电路。振荡器控制器构造成接收起始信号及终止信号，并输出模式信号。可逆振荡器电连接于振荡器控制器，以接收模式信号，并输出多个延迟信号，其中可逆振荡器的振荡方向依据模式信号进行反转。测量电路电连接于可逆振荡器，以接收多个延迟信号，且测量电路接收取样信号，依据取样信号对多个延迟信号进行取样，并输出输出信号。

Time to Digital Converter

【技术实现步骤摘要】
时间至数字转换器
本公开涉及一种时间至数字转换器，特别涉及一种具有振荡器且振荡器的振荡方向可逆的时间至数字转换器。
技术介绍
在处理细微的模拟信息时，时域及数字领域被认为是较为可靠的表现形式。处理系统通常利用时间至数字转换器来将时间信息转换为数字形式，时间至数字转换器已广泛运用于多种领域，包括用于射频无线通信系统的数字锁相回路(digitalphase-lockedloops，DPLL)、基于时间的模拟至数字转换器及时间测距(time-of-flight,ToF)的超音波感测等等。在上述系统中，各个模块通常共享电源供应器，故需考虑各个模块间通过电源供应器所传递的噪声。一般来说，噪声成形时间至数字转换器利用振荡器(例如栅式环振荡器(GatedRingOscillator,GRO)或切换式环振荡器(switchedringoscillator,SRO))塑形量化误差，以于输出信号频宽内减少噪声。然而，频内输出噪声取决于振荡器的相位噪声，而目前并无技术可降低相位噪声的影响。此外，振荡器易受电源噪声影响，且振荡器亦会将其操作噪声导入电源供应器。为了防止其余模块受到干扰，在高阶系统中，需要为包含振荡器的时间至数字转换器设置与其余模块相隔离的额外电源供应器，故不利于整体系统设计。因此，如何发展一种可改善上述现有技术的时间至数字转换器，实为目前迫切的需求。
技术实现思路
本公开的目的在于提供一种时间至数字转换器。通过同一可逆振荡器的两个相反振荡方向，降低振荡器的相位噪声对时间至数字转换器的输出的影响。此外，由于可部分消除电源噪声的影响，时间至数字转换器不易被源自电源供应器的干扰所影响。再者，当时间至数字转换器运行时，仅改变其振荡方向，且接收等量的供电电流，故时间至数字转换器导入电源供应器的切换噪声较小。因此，在高阶的时间至数字转换应用系统中，时间至数字转换器可与其他模块共用同一电源供应器，而不会干扰其他模块的运行。另外，因时间至数字转换器可免受电源供应器的噪声影响，对电源供应器的干扰也较低，故在实际应用系统中，时间至数字转换器可大幅降低设计的复杂度。为达上述目的，本公开提供一种时间至数字转换器，包含振荡器控制器、可逆振荡器及测量电路。振荡器控制器构造成接收起始信号及终止信号，并输出模式信号。可逆振荡器电连接于振荡器控制器，以接收模式信号，并输出多个延迟信号，其中可逆振荡器的振荡方向依据模式信号进行反转。测量电路电连接于可逆振荡器，以接收多个延迟信号，且测量电路接收取样信号，依据取样信号对多个延迟信号进行取样，并输出输出信号。附图说明图1为本公开优选实施例的时间至数字转换器的方框示意图。图2为显示图1的时间至数字转换器的示例性运行的时间示意图。图3为图2的示例所使用的显示延迟信号所组成的数字代码与振荡器相位的数字形式间的关系的表格。图4为图1的时间至数字转换器的可逆振荡器的一示例的电路结构示意图。图5为图1的时间至数字转换器的可逆振荡器的另一示例的电路结构示意图。图6为图5的可逆振荡器的延迟单元的电路结构示意图。图7为图1的时间至数字转换器的测量电路的一示例的电路结构示意图。符号说明1：时间至数字转换器10：振荡器控制器11、11’：可逆振荡器12：测量电路20、30：模式反相器21、22、23、2n、31、32、3i、3n：延迟单元21a、22a、23a、2na、31a、32a、3ia、3na：第一内部反相器21b、22b、23b、2nb、31b、32b、3ib、3nb：第二内部反相器Sstart：起始信号Sstop：终止信号Smode：模式信号Ssample：取样信号Sout：输出信号Sphase：数字化振荡器相位Sfrac：数字代码O1、O2、O3、O4、O5、Oi-3、Oi-1、Oi、Oi+1、Oi+3、On-3、On-2、On-1、On、Oα：延迟信号t1、t2、t3：时刻Tdiff：模式信号处于高电平及低电平的持续时间的时间差tstage：平均内部级间延迟Tsample：取样周期Tin：输入时间PL1、PL2、PLx、NL1、NL2、NLy、PR1、PR2、PRx、NR1、NR2、NRy：晶体管SinL_p1、SinL_p2、SinL_px、SinL_n1、SinL_n2、SinL_ny、SinR_p1、SinR_p2、SinR_px、SinR_n1、SinR_n2、SinR_ny：输入信号61：解码器62：绕计数器63：乘法器64：加法器65：微分器661、662、66n：触发器(flip-flop，正反器)D：输入端CLK：时钟输入端Q：输出端Q1、Q2、Qn：取样结果具体实施方式体现本公开特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本公开能够在不同的实施方式上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及附图在本质上是当作说明之用，而非构造成限制本公开。图1为本公开优选实施例的时间至数字转换器的方框示意图。如图1所示，时间至数字转换器1包含振荡器控制器10、可逆振荡器11及测量电路12。振荡器控制器10接收起始信号Sstart及终止信号Sstop，并依据起始信号Sstart及终止信号Sstop输出模式信号Smode。于一些实施例中，模式信号Smode的电平以在起始信号Sstart或终止信号Sstop处于上升沿时改变为佳，但不以此为限。可逆振荡器11电连接于振荡器控制器10以接收模式信号Smode，且可逆振荡器11输出多个延迟信号。于此实施例中，可逆振荡器11的振荡方向根据模式信号Smode而改变，当可逆振荡器11的振荡方向反转时，多个延迟信号的传输顺序亦随之反转。测量电路12接收取样信号Ssample，且电连接于可逆振荡器11以接收多个延迟信号。测量电路12依据取样信号Ssample对多个延迟信号进行取样，并输出数字输出信号Sout，其中输出信号Sout表示两个相反振荡方向的持续时间的时间差。于一些实施例中，可逆振荡器11包含n个延迟级，且输出n个延迟信号(O1、O2、…及On)，其中n为大于2的正整数。当起始信号Sstart处于上升沿时，用以控制可逆振荡器11的模式信号Smode的电平改变，于此时可逆振荡器11的振荡方向下，延迟信号(O1、O2、…及On)依循第一顺序进行传输，其中第一顺序为例如第一延迟信号O1、第二延迟信号O2、第三延迟信号O3、…至第n延迟信号On。当终止信号Sstop处于上升沿时，模式信号Smode改变，进而控制可逆振荡器11振荡于另一方向，于此时的振荡方向下，延迟信号(O1、O2、…及On)依循第二顺序进行传输，其中第二顺序为例如第n延迟信号On、第n-1延迟信号On-1、第n-2延迟信号On-2、…至第一延迟信号O1，第二顺序与第一顺序相反。此外，延迟信号(O1、O2、…及On)与振荡器相位的数字形式相对应，故测量电路12通过对不同取样时间下的振荡器相位的数字形式进行相减，以获得输出信号Sout。图2为显示图1的时间至数字转换器的示例性运行的时间示意图，图3为图2的示例所使用的显示延迟信号所组成的数字代码与振荡器相位的数字形式间的关系的表格。于一些实施例中，如图2所示，n为例如(但不限于)5，起始信号Sstart同时亦作为取样信号Ssa本文档来自技高网...

【技术保护点】
1.一种时间至数字转换器，包含：一振荡器控制器，构造成接收一起始信号及一终止信号，并输出一模式信号；一可逆振荡器，电连接于该振荡器控制器，以接收该模式信号，并输出多个延迟信号，其中该可逆振荡器的一振荡方向依据该模式信号进行反转；以及一测量电路，电连接于该可逆振荡器，以接收所述多个延迟信号，且该测量电路接收一取样信号，依据该取样信号对所述多个延迟信号进行取样，并输出一输出信号。

【技术特征摘要】
2018.03.27 SG 10201802514R1.一种时间至数字转换器，包含：一振荡器控制器，构造成接收一起始信号及一终止信号，并输出一模式信号；一可逆振荡器，电连接于该振荡器控制器，以接收该模式信号，并输出多个延迟信号，其中该可逆振荡器的一振荡方向依据该模式信号进行反转；以及一测量电路，电连接于该可逆振荡器，以接收所述多个延迟信号，且该测量电路接收一取样信号，依据该取样信号对所述多个延迟信号进行取样，并输出一输出信号。2.如权利要求1所述的时间至数字转换器，其中该可逆振荡器包含一模式反相器及多个可逆的延迟单元，该模式反相器电连接于每一延迟单元，所述多个延迟单元相互电连接。3.如权利要求2所述的时间至数字转换器，其中每一延迟单元包含两个输入输出端，所述多个延迟单元的所述多个输入输出端以一环形相互连接，每一延迟单元包含一第一内部反相器及一第二内部反相器，其中的一个输入输出端电连接于该第一内部反相器的一输入端及该第二内部反相器的一输出端，另一个输入输出端电连接于该第一内部反相器的一输出端及该第二内部反相器的一输入端。4.如权利要求3所述的时间至数字转换器，其中当该模式信号处于高电平时，该第一内部反相器被使能，该第二内部反相器不被使能，当该模式信号处于低电平时，该第一内部反相器不被使能，该第二内部反相器被使能，在该模式信号处于低电平时该可逆振荡器的该振荡方向与在该模式信号处于高电平时该可逆振荡器的该振荡方向相反。5.如权利要求2所述的时间至数字转换器，其中每一延迟单元电连接于传输该延迟信号的一总线，每一该延迟单元包含多个输入端、一输出端、一第一内部反相器及一第二内部反相器，该第一内部反相器的一输出端电连接于该第二内部反相器的一输出端。6.如权利要求5所述的时间至数字转换器，其中当该模式信号处于高电平时，该第一内部反相器被使能，该第二内部反相器不被使能，当该模式信号处于低电平时，该第一内部反相器不被使能，该第二内部反相器被使能，在该模式信号处于低电平时该可逆振荡器的该振荡方向与在该模式信号处于高电平时该可逆振荡器的该振荡方向相反。7.如权利要求2所述的时间至数字转换器，其中该延迟单元的数量与该延迟信号的数量相等。8.如权利要求1所述的时间至数字转换器，其中该测量电路包...

【专利技术属性】
技术研发人员：梁志澎，文振财，易翔，纪洁生，
申请(专利权)人：台达电子国际新加坡私人有限公司，新加坡南洋理工大学，
类型：发明
国别省市：新加坡,SG