【技术实现步骤摘要】
一种数字定时器拓扑结构及其控制方法
本专利技术涉及数字化的转换电路
，具体涉及一种数字定时器拓扑结构及其控制方法。
技术介绍
电流/频率转换(I/F)电路是将电流信号数字化的转换电路，常应用在导航控制系统中把加速度计的输出电流转换为脉冲输出或其它需要高精度模/数转换的场合。由于加速度计表头输出为电流模拟信号，必须通过I/F电路转换为数字信号才能供惯性导航系统中的计算机处理，因此加速度计的实际测量精度是加速度计表头和I/F电路的综合精度，只有提供I/F电路的精度才能保住加速度计表头输出信息的精确度。数字定时器是I/F转换电路的核心电路之一，也是带来转换误差的主要来源之一，因此提高数字定时器的精度对I/F电路精度的提高有重要意义。传统I/F转换电路采用单个D触发器作为定时器，技术实现方式存在以下缺点：1、定时器定时时间固定，无法根据I/F电路需要进行调整传统I/F转换电路采用一个D触发器作为定时器，输出端状态的转换发生在时钟CP的上升沿，而且触发器所保存下来的状态仅仅取决于CP上升沿到达时的输入状态。因此定时时间固定为一个时钟周期CP，无法根据I/F电路设计需要...
【技术保护点】
1.一种数字定时器拓扑结构，其特征在于，包括多个D触发器、与非门G1、与非门G2及与非门G3；多个D触发器的时钟信号输入端均连接时钟CP，多个D触发器中前一个D触发器的同相位输出端均与下一个D触发器的触发信号输入端连接，最后一D触发器的同相位输出端同时连接与非门G2的两个输入端；与非门G2的输出端与第一D触发器U1的复位端连接，第一D触发器U1的控制端连接与非门G1的输出端，与非门G1的第一输入端与最后一D触发器的反相位输出端连接，与非门G1的第二输入端与第二D触发器U2的同相位输出端连接；第二D触发器U2至最后一个D触发器的控制端均与VDD端连接；与非门G3的第一输入端与...
【技术特征摘要】
1.一种数字定时器拓扑结构，其特征在于，包括多个D触发器、与非门G1、与非门G2及与非门G3；多个D触发器的时钟信号输入端均连接时钟CP，多个D触发器中前一个D触发器的同相位输出端均与下一个D触发器的触发信号输入端连接，最后一D触发器的同相位输出端同时连接与非门G2的两个输入端；与非门G2的输出端与第一D触发器U1的复位端连接，第一D触发器U1的控制端连接与非门G1的输出端，与非门G1的第一输入端与最后一D触发器的反相位输出端连接，与非门G1的第二输入端与第二D触发器U2的同相位输出端连接；第二D触发器U2至最后一个D触发器的控制端均与VDD端连接；与非门G3的第一输入端与第一D触发器U1的反相位输出端连接，与非门G3的第二输入端与第二D触发器U2的反相位输出端连接。2.根据权利要求1所述的数字定...
【专利技术属性】
技术研发人员：黄征，郭文娟，姚景梅，尹号，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。