本公开提供光检测效率高的光检测装置。光检测装置具备：设置于半导体基板的第1主表面上的第1导电型的硅层；第1半导体层，设置于所述硅层内，是第1导电型，杂质浓度比所述硅层的杂质浓度高；第2半导体层，设置于所述第1半导体层上，是第2导电型，与所述第1半导体层形成pn边界；第3半导体层，设置于所述硅层内，是第1导电型，杂质浓度比所述硅层的杂质浓度高，与所述第1半导体层分隔开；连接于所述硅层的第1电极；以及连接于所述第2半导体层的第2电极。
Optical Detection Device and Optical Detection Ranging Device
【技术实现步骤摘要】
光检测装置及光检测测距装置本申请享有以日本专利申请2018-053353号(申请日：2018年3月20日)为在先申请的优先权。本申请通过参照该在先申请而包括该在先申请的全部内容。
实施方式涉及光检测装置以及光检测测距装置。
技术介绍
近些年，作为实现自动驾驶的装置之一，开发了车载用LIDAR(LightDetectionandRanging：光检测测距装置)。车载用LIDAR由使红外线激光振荡的激光振荡器、扫描红外线激光的扫描光学系统、检测从目标物反射后的红外线的光检测装置以及控制电路等构成。由此，能够识别位于远距离的目标物的形状和/或距离。作为光检测装置，能够使用SiPM(SiliconPhotomultiplier：硅光电倍增管)。但是，由于硅的红外线吸收率低，因此期望提高SiPM中的PDE(PhotonDetectionEfficiency：光检测效率)。
技术实现思路
专利技术要解决的课题实施方式的目的在于提供光检测效率高的光检测装置。用于解决课题的技术方案实施方式涉及的光检测装置具备：硅层，设置于半导体基板的第1主表面上，是第1导电型；第1半导体层，设置于所述硅层内，是第1导电型，杂质浓度比所述硅层的杂质浓度高；第2半导体层，设置于所述第1半导体层上，是第2导电型，与所述第1半导体层形成pn边界；第3半导体层，设置于所述硅层内，是第1导电型，杂质浓度比所述硅层的杂质浓度高，与所述第1半导体层分隔开；连接于所述硅层的第1电极；以及连接于所述第2半导体层的第2电极。根据上述结构的光检测装置，能够提高光检测效率。附图说明图1是表示第1实施方式涉及的光检测装置的俯视图。图2是表示图1的区域A的俯视图。图3是由图2所示的B-B’线切割而得的截面图。图4是表示第1实施方式涉及的光检测装置的电路图。图5是表示第1实施方式涉及的光检测装置的工作的图。图6是表示第1实施方式涉及的光检测装置的有效区域的图。图7是横轴为外围p+型层的杂质浓度、纵轴为光检测效率(PDE)的表示外围p+型层的杂质浓度对光检测效率产生的影响的曲线图。图8是表示第1实施方式的变形例涉及的光检测装置的截面图。图9是表示比较例涉及的光检测装置的截面图。图10是表示第2实施方式涉及的光检测装置的截面图。图11是表示第3实施方式涉及的光检测装置的截面图。图12是表示第4实施方式涉及的光检测装置的截面图。图13是表示第5实施方式涉及的光检测装置的截面图。附图标记的说明1、1a、2、3、4、5：光检测装置；11：SiPM元件；20：硅基板；21：外延层；21a、21b：部分；22：p+型层；22a：孔；23：n+型层；24：pn边界；25：二极管；26：外围p+型层；27：外围绝缘层；28：外围绝缘构件；28a：上表面；28b：下表面；29：外围导电层；30：LOCOS膜；31、32：电极膜；33：电阻元件；40：耗尽层；45：有效区域；101：光检测装置；e-：电子；h+：空穴；p：光子。具体实施方式(第1实施方式)首先，对第1实施方式进行说明。图1是表示本实施方式涉及的光检测装置的俯视图。图2是表示图1的区域A的俯视图。图3是由图2所示的B-B’线切割而得的截面图。图4是表示本实施方式涉及的光检测装置的电路图。此外，各图都是示意图，各构成要素被适当简略化或省略。关于后述的图也同样。如图1所示，在本实施方式涉及的光检测装置1中，多个SiPM元件11排列成矩阵状。在光检测装置1中，例如，48个SiPM元件11排列成6行8列。光检测装置1通过半导体工艺形成。如图2以及图3所示，在光检测装置1中设置有硅基板20。硅基板20例如由单晶硅(Si)形成。在硅基板20上设置有由硅形成的外延层21。外延层21是硅以硅基板20的上表面作为起点进行外延生长而形成的，导电型是p型。在外延层21上的一部分设置有例如LOCOS(LocalOxidationofSilicon，硅的局部氧化)膜、STI(ShallowTrenchIsolation，浅沟槽隔离)或DTI(DeepTrenchIsolation，深沟槽隔离)30。以下，为了使说明简洁，统称记为“LOCOS膜30”。从上方即从硅基板20朝向外延层21的方向观察，LOCOS膜30的形状为格子状。在由格子状的LOCOS膜30划分出的各区域形成有各SiPM元件11。在各SiPM元件11中，在外延层21的上层部分内设置有p+型层22。p+型层22的导电型是p型，作为其载流子的杂质的浓度(以下，也简称为“杂质浓度”)，比外延层21中的杂质浓度高。p+型层22的杂质浓度例如为4.5×1016cm-3以上。在p+型层22上设置有n+型层23。n+型层23的导电型是n型。n+型层23与p+型层22接触，形成了pn边界24。n+型层23的杂质浓度例如为1×1018cm-3以上。通过p+型层22以及n+型层23形成了二极管25。从上方观察，n+型层23的外缘位于p+型层22的外缘的外侧。p+型层22以及n+型层23按各SiPM元件11设置，通过LOCOS膜30与相邻的SiPM元件11的p+型层22以及n+型层23分离。并且，在外延层21内的包含LOCOS膜30的正下区域的区域，设置有外围p+型层26。从上方观察，外围p+型层26的形状是与LOCOS膜30相同或大一圈(在图3的水平方向上进一步延伸)的格子状。外围p+型层26的导电型是p型，其杂质浓度比外延层21中的杂质浓度高。例如，外围p+型层26中的杂质浓度为外延层21的杂质浓度的10倍以上。例如，外延层21中的杂质浓度为1×1013～1×1016cm-3，例如，为3×1015cm-3以下。外围p+型层26的杂质浓度为1×1015cm-3以上。外围p+型层26配置在p+型层22与硅基板20之间，与p+型层22分隔开。外延层21的部分21a存在于外围p+型层26与p+型层22之间。由于杂质从外围p+型层26以及p+型层22向部分21a扩散，因此部分21a的杂质浓度比外延层21的平均杂质浓度高但比外围p+型层26的杂质浓度的一半低。另外，从上方观察，外围p+型层26包围p+型层22，但是外围p+型层26的端部也可以与p+型层22的端部重叠。重叠的部分的宽度例如为0～1μm。另外，在外围p+型层26包围p+型层22的情况下，它们的间隔例如为0～1μm。在硅基板20的下表面上设置有电极膜31。电极膜31例如由金属材料形成。电极膜31的上表面与硅基板20的下表面接触。因此，电极膜31经由硅基板20连接于外延层21。在外延层21的上表面上设置有电极膜32。电极膜32例如由ITO(Indium-Tin-Oxide：掺锡氧化铟)等导电性透明材料形成。电极膜32的下表面与外延层21的上表面接触。因此，电极膜32经由外延层21的最上层部分连接于n+型层23。电极膜32图案化成预定形状。另外，如图4所示，在LOCOS膜30上设置有例如由多晶硅形成的电阻元件33。电阻元件33连接于电极膜32。由此，如图4所示，在光检测装置1中，在电极膜31与电极膜32之间并联地连接有多个SiPM元件11。在各SiPM元件11中，串联地连接有二极管25以及电阻元件33。接着，对本实施方式涉及的光检测装置的工作进行说明本文档来自技高网...
【技术保护点】
1.一种光检测装置，具备：硅层，设置于半导体基板的第1主表面上，是第1导电型；第1半导体层，设置于所述硅层内，是第1导电型，杂质浓度比所述硅层的杂质浓度高；第2半导体层，设置于所述第1半导体层上，是第2导电型，与所述第1半导体层形成pn边界；第3半导体层，设置于所述硅层内，是第1导电型，杂质浓度比所述硅层的杂质浓度高，与所述第1半导体层分隔开；连接于所述硅层的第1电极；以及连接于所述第2半导体层的第2电极。
【技术特征摘要】
2018.03.20 JP 2018-0533531.一种光检测装置，具备：硅层，设置于半导体基板的第1主表面上，是第1导电型；第1半导体层，设置于所述硅层内，是第1导电型，杂质浓度比所述硅层的杂质浓度高；第2半导体层，设置于所述第1半导体层上，是第2导电型，与所述第1半导体层形成pn边界；第3半导体层，设置于所述硅层内，是第1导电型，杂质浓度比所述硅层的杂质浓度高，与所述第1半导体层分隔开；连接于所述硅层的第1电极；以及连接于所述第2半导体层的第2电极。2.根据权利要求1所述的光检测装置，所述第3半导体层与所述第1半导体层相比，在与所述pn边界的边界面垂直的方向上位于下方。3.根据权利要求2所述的光检测装置，在与所述pn边界的边界面垂直的方向上进行俯视的情况下，所述第3半导体层的一部分与所述第1半导体层的一部分重叠。4.根据权利要求1所述的光检测装置，所述第3半导体层的一部分在与所述pn边界的边界面垂直的方向上与所述第1半导体层的一部分重叠。5.根据权利要求1所述的光检测装置，在与所述pn边界的边界面垂直的方向上进行俯视的情况下，所述第3半导体层包围所述第1半导体层。6.根据权利要求1所述的光检测装置，所述第3半导体层的杂质浓度至少为所述硅层的杂质浓度的10倍以上。7.一种光检测装置，具备：第1导电型的硅层；第1半导体层，设置于所述硅层内，是第1导电型，杂质浓度比所述硅层的杂质浓度高；第2半导体层，设置于所述第1半导体层上，是第2导电型，与所述第1半导体层形成pn边界；绝缘层，设置于所述硅层内，与所述第1半导...
【专利技术属性】
技术研发人员：国分弘一，松本展，
申请(专利权)人：株式会社东芝，东芝电子元件及存储装置株式会社，
类型：发明
国别省市：日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。