一种阈值可编程的迟滞比较器制造技术

本发明专利技术公开一种阈值可编程的迟滞比较器，通过电阻分压选择相应的高阈值电压和低阈值电压做迟滞比较器的参考电压，外部输入电压通过迟滞比较器和两个参考电压做比较后输出比较结果，发明专利技术具有高、低阈值电压可编程、抗干扰强等特性，在集成电路设计领域具有极大的应用范围。

A Threshold Programmable Hysteresis Comparator

【技术实现步骤摘要】
一种阈值可编程的迟滞比较器
本专利技术涉及一种模拟迟滞比较器，特别涉及一种阈值可编程的迟滞比较器。
技术介绍
迟滞比较器被广泛应用于数模混合电路设计领域。基于迟滞特性，可以去除噪声干扰，实现对带有噪声的输入信号进行正确的比较。此外，迟滞比较器还可以与电阻和电容一起实现张弛振荡器和定时电路。常见的CMOS迟滞比较器为施密特触发器，如图1所示，该电路结构简单，迟滞宽度由内部的MOS管尺寸和MOS管的阈值电压以及电源电压决定。因此，一旦电路设计完成，阈值电压也就确定，不能进行调节。如果需调整迟滞宽度，则必须重新设计比较器。对于集成电路设计而言，这就意味着需要重新流片，造成时间和资金的浪费。为了解决上述技术问题，本专利技术提出了一种阈值可编程的迟滞比较器。
技术实现思路
针对现有技术存在的不足，本专利技术提供了一种阈值可编程的迟滞比较器，该迟滞比较器可以选择不同档位的高、低阈值参考电压，对温度、电压和工艺的影响较小。通过由迟滞阈值选择逻辑模块11选择相应的高阈值参考电压VIH和低阈值参考电压VIL分别做为N输入动态比较器4和P输入动态比较器5的参考电压，外部输入电压VIN与参考电压比较后，比较结果分别通过锁存器模块13进行锁存，再通过迟滞产生电路模块10输出比较结果，专利技术具有阈值电压可编程、抗干扰强等特性，在集成电路设计领域具有极大的应用范围。附图说明图1传统的施密特触发器；图2本专利技术阈值可编程的迟滞比较器原理图；图3本专利技术N输入动态比较器4原理图；图4本专利技术P输入动态比较器5原理图；图5本专利技术迟滞比较器时序图。具体实施方式以下将结合附图和具体实施对本专利技术做进一步详细说明。图2是本专利技术一种阈值可编程的迟滞比较器的优选实施方式的原理图，主要包括迟滞阈值选择逻辑模块11，动态比较器模块12、锁存器模块13、迟滞产生电路模块10。具体实施方案如下：迟滞阈值选择逻辑模块11中的电阻分压电路1将电源电压平均分为8档参考电压，包括4档高阈值参考电压和4档低阈值参考电压。阈值选择逻辑电路2在4档高阈值参考电压中选择1档高阈值参考电压VIH输出至N输入动态比较器4的输入端，阈值选择逻辑电路3在4档低阈值参考电压中选择一档低阈值参考电压VIL输出至P输入动态比较器5的输入端，外部输入电压VIN与这两个参考电压进行比较。这两个动态比较器在EN信号的上升沿完成比较，在EN信号的下降沿完成复位，EN信号为高或者低电平期间，N输入动态比较器4、P输入动态比较器5没有动作，无静态功耗。图3是本专利技术N输入动态比较器4原理图，其特征在于：NMOS管M7的源级接地，栅极接EN信号，漏级接NMOS管M8、M9的源级，NMOS管M8栅极接高阈值参考电压VIH，漏级接NMOS管M10的源级；NMOS管M9的栅极接外部输入信号VIN，漏级接NMOS管M11的源级，NMOS管M10的栅极电压VON接PMOS管M13的栅极，同时接NMOS管M11的漏级和PMOS管M14、M15的漏级，然后接反相器14、15整形输出VON_N信号，NMOS管M11的栅极电压VOP接PMOS管M14的栅极，同时接PMOS管M12、M13的漏级和NMOS管M10的漏级，然后接反相器16、17整形输出VOP_N信号，EN信号同时还接PMOS管M12、M15的栅极，PMOS管M12、M13、M14、M15的源级接电源电压。假设EN信号的初始值为低电平，NMOS管M11的漏级电压VON、M10的漏级电压VOP被上拉到电源电压，在EN信号上升过程中，首先NMOS管M7导通，产生电流使得NMOS管M7的漏级电压降低，随后由NMOS管M8、M9组成的跨导放大器开启，使得VON、VOP电压下降，在这个过程中，假设VIN电压大于VIH电压，则NMOS管M9的漏级电流I2大于NMOS管M8的漏级I1，所以VON电压比VOP电压下降得更快，因此PMOS管M13开启，此时由PMOS管M13、NMOS管M10与PMOS管M14、NMOS管M11组成的两个交叉耦合的反相器开始工作，VON和VOP之间原本微小的电压差由于正反馈的存在而不断增大，当VON减小到使NMOS管M10截止时，VOP将更快速的上升到电源电压，此时VON也会快速降低到地，比较结束，电流消失。图4是本专利技术P输入动态比较器5原理图，其特征在于：EN信号通过反相器20输出ENN信号，PMOS管M24的栅极接ENN信号，源级接电源电压，漏级接PMOS管M22、M23的源级，PMOS管M22的栅极接低阈值参考电压VIL，漏级接PMOS管M20的源级，PMOS管M23的栅极接外部输入信号VIN，漏级接PMOS管M21的源级，PMOS管M20的栅极信号VOP1接NMOS管M17的栅极，同时接PMOS管M21的漏级、NMOS管M18、M19的漏级，然后接反相器18整形输出VOP_P信号，PMOS管M21的栅极信号VON1接NMOS管M18的栅极，同时接PMOS管M20的漏级，NMOS管M16、M17的漏级，然后通过反相器19整形输出VOP_N信号，ENN信号同时还接NMOS管M16、M19的栅极，NMOS管M16、M17、M18、M19的源级接地。假设EN信号的初始值为低电平，那么ENN信号的初始值为高电平，NMOS管M16的漏级电压VON1、NMOS管M18的漏级电压VOP1被下拉至地。在EN信号上升过程中即ENN的下降过程中，PMOS管M24导通产生电流，使得PMOS管M22、M23组成的跨导放大器开启，VON1、VOP1电压上升，在这个过程中，假设VIN电压低于VIL电压，则PMOS管M23的漏级电流I4大于M22的漏级电流I3，所以VOP1电压比VON1电压上升得快，因此NMOS管M17开启，此时由PMOS管M20、NMOS管M17和PMOS管M21、NMOS管M18组成的两个交叉耦合的反相器开始工作，VON1和VOP1之间原本微小的电压差由于正反馈的存在而不断增大，当VON1下降到到NMOS管M18截止，VOP1快速上升到电源，VON1将更快速的下降到地，，比较结束，PMOS管M24的漏级电流消失。图5是迟滞比较器时序图，本电路采用SR锁存器实现迟滞功能，Q1是SR锁存器6的输出，Q2是SR锁存器7的输出，Q3是SR锁存器7反向后的输出，VOUT是整体电路的输出，假设Q1、Q2的初始信号是低电平。整个时序过程中，外部输入电压VIN从电源电压VDD降到0V，再从0V上升至电源电压VDD。t1时刻VIN从电源电压VDD降至VIH，Q1从低电平变为高电平，然后保持高电平不变，VIN降至0，直到t4时刻升至VIH，Q1变为低电平，然后保持低电平不变。t2时刻VIN从电源电压VDD降至VIL，Q2从低电平变为高电平，然后保持高电平不变，直到t3时刻，VIN降至0再升至VIL，Q2变为低电平，然后保持低电平不变。整体电路输出VOUT在初始时刻为高电平，t2时刻VIN从电源电压VDD降至VIL，VOUT变为低电平，然后保持低电平不变，直到t3时刻，VIN降至0再升至VIH，VOUT变为低电平，实现迟滞输出，VIH和VIL的差值就是迟滞宽度。综上所述，本专利技术为一种阈值可编程的迟滞比较器，通过编程选择相应的高阈值和低阈值做为比较器的参考电平，实现迟滞功能，而本文档来自技高网...

【技术保护点】
1.一种阈值可编程的迟滞比较器，其特征在于：包括迟滞阈值选择逻辑模块11，动态比较器模块12、锁存器模块13、迟滞产生电路模块10。

【技术特征摘要】
1.一种阈值可编程的迟滞比较器，其特征在于：包括迟滞阈值选择逻辑模块11，动态比较器模块12、锁存器模块13、迟滞产生电路模块10。2.如权利要求1所述的迟滞比较器，其特征在于：通过所述迟滞阈值选择逻辑模块11选择相应的高、低阈值电压做为所述动态比较器模块12的两个参考电压，外部输入电压VIN分别与所述两个参考电压进行比较，并将比较结果锁存至所述锁存器模块13中，再通过所述迟滞产生电路模块10得出比较结果；所述的迟滞阈值选择逻辑模块11，其特征在于：包括电阻分压电路1、阈值选择逻辑电路2和阈值选择逻辑电路3；通过电阻分压电路1将电源电压平均分为8档参考电压，包括4档高阈值参考电压和4档低阈值参考电压，阈值选择逻辑电路2在4档高阈值参考电压中选择1档高阈值参考电压VIH输出，阈值选择逻辑电路3在4档低阈值...

【专利技术属性】
技术研发人员：彭伟娣，
申请(专利权)人：长沙景美集成电路设计有限公司，
类型：发明
国别省市：湖南,43