3D NAND存储器及其形成方法技术

一种3D NAND存储器及其形成方法，所述形成方法通过使伪沟道通孔调节区中伪沟道通孔的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔密度，相应的伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔中伪沟道结构的密度，使伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度与所述沟道通孔调节区中沟道通孔中存储结构的密度之间的差异减小，从而使台阶区和核心区的交界处两侧或附近的堆叠结构中薄膜的应力的差异会减小，因而在刻蚀台阶区和核心区的交界处的堆叠结构形成栅极隔槽时，使得交界处的栅极隔槽的侧壁不会产生倾斜或者倾斜度大幅减小，从而防止栅极隔槽与沟道通孔短路。

3D NAND Memory and Its Formation Method

【技术实现步骤摘要】
3DNAND存储器及其形成方法
本专利技术涉及半导体制作领域，尤其涉及一种降低3DNAND存储器及其方法。
技术介绍
NAND闪存是一种功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3DNAND存储器。现有3DNAND存储器的形成过程一般包括：在衬底上形成隔离层和牺牲层交替层叠的堆叠结构；刻蚀所述堆叠结构，在堆叠结构中形成沟道通孔，在形成沟道通孔后，刻蚀沟道通孔底部的衬底，在衬底中形成凹槽；在沟道通孔底部的凹槽中，通过选择性外延生长(SelectiveEpitaxialGrowth)形成外延硅层，通常该外延硅层也称作SEG；在所述沟道通孔中形成电荷存储层和沟道层，所述沟道层与外延硅层连接；去除牺牲层，在去除牺牲层的位置形成控制栅或字线。现有的存储器一般包括若干存储块(Block)，存储块与存储块之间一般通过沿垂直方向贯穿堆叠结构的栅极隔槽(GateLineSlit，GLS)隔开，但是现有3DNAND存储器制作过程中，部分区域栅极隔槽容易倾斜，导致栅极隔槽与沟道通孔之间短路。
技术实现思路
本专利技术所要解决的技术问题是在怎样防止栅极隔槽倾斜，从而防止栅极隔槽与沟道通孔之间短路。本专利技术提供了一种3DNAND存储器的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有牺牲层和隔离层交替层叠的堆叠结构，所述堆叠结构包括核心区和位于核心区一侧的台阶区，所述堆叠结构还包括若干栅极隔槽区，所述栅极隔槽区横跨所述核心区和台阶区，所述栅极隔槽区两侧的核心区中具有沟道通孔调节区，所述栅极隔槽区两侧的台阶区中还具有伪沟道通孔调节区，且所述沟道通孔调节区和伪沟道通孔调节区相接触并分别位于所述核心区和台阶区的交界面两侧；在所述沟道通孔调节区以及沟道通孔调节区外的核心区中形成若干沟道通孔；在所述伪沟道通孔调节区和伪沟道通孔调节区外的台阶区中形成若干伪沟道通孔，所述伪沟道通孔调节区中伪沟道通孔的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔密度，使得所述伪沟道通孔调节区中伪沟道通孔的密度与所述沟道通孔调节区中沟道通孔的密度之间的差异减小；在所述伪沟道通孔中形成伪沟道结构；在所述沟道通孔中形成存储结构；形成所述伪沟道结构和存储结构后，在所述栅极隔槽区中形成横穿核心区和台阶区的栅极隔槽。可选的，在所述伪沟道通孔中形成伪沟道结构，在所述沟道通孔中形成存储结构后，相应的所述伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔中伪沟道结构的密度，使得所述伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度与所述沟道通孔调节区中沟道通孔中存储结构的密度之间的差异减小。可选的，所述伪沟道通孔调节区中伪沟道通孔的密度从台阶区指向核心区的方向上逐渐增大。可选的，所述沟道通孔调节区中沟道通孔的密度与所述伪沟道通孔调节区中伪沟道通孔的密度相等，或者所述沟道通孔调节区中沟道通孔的密度与所述伪沟道通孔调节区中伪沟道通孔的密度之差的绝对值小于密度阈值。可选的，所述密度阈值为在形成栅极隔槽时，所述核心区和台阶区的交界处的栅极隔槽侧壁不会形成倾斜缺陷时的所述沟道通孔调节区中沟道通孔的密度与所述伪沟道通孔调节区中伪沟道通孔的密度的差值的最大值。可选的，所述沟道通孔调节区中沟道通孔的密度小于沟道通孔调节区外的核心区中沟道通孔的密度。可选的，所述伪沟道结构和存储结构的结构相同。可选的，所述伪沟道结构和存储结构的结构不同，所述伪沟道结构的材料硬度大于所述存储结构的材料硬度。可选的，形成栅极隔槽后，去除所述牺牲层，在去除牺牲层的位置形成控制栅；形成控制栅后，在所述栅极隔槽中形成阵列共源极。可选的，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层。可选的，所述电荷存储层包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。本专利技术还提供了一种3DNAND存储器，包括：半导体衬底，所述半导体衬底上形成有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构包括核心区和位于核心区一侧的台阶区，所述堆叠结构还包括若干栅极隔槽区，所述栅极隔槽区横跨所述核心区和台阶区，所述栅极隔槽区两侧的核心区中具有沟道通孔调节区，所述栅极隔槽区两侧的台阶区中还具有伪沟道通孔调节区，且所述沟道通孔调节区和伪沟道通孔调节区相接触并分别位于所述核心区和台阶区的交界面两侧；位于所述沟道通孔调节区以及沟道通孔调节区外的核心区中的若干沟道通孔；位于所述伪沟道通孔调节区和伪沟道通孔调节区外的台阶区中的若干伪沟道通孔，所述伪沟道通孔调节区中伪沟道通孔的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔密度，使得所述伪沟道通孔调节区中伪沟道通孔的密度与所述沟道通孔调节区中沟道通孔的密度之间的差异减小；位于所述伪沟道通孔中的伪沟道结构；位于所述沟道通孔中的存储结构；位于所述栅极隔槽区中的横穿核心区和台阶区的栅极隔槽；位于所述栅极隔槽中的阵列共源极。可选的，所述伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔中伪沟道结构的密度，使得所述伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度与所述沟道通孔调节区中沟道通孔中存储结构的密度之间的差异减小。可选的，所述伪沟道通孔调节区中伪沟道通孔的密度从台阶区指向核心区的方向上逐渐增大。可选的，所述沟道通孔调节区中沟道通孔的密度与所述伪沟道通孔调节区中伪沟道通孔的密度相等，或者所述沟道通孔调节区中沟道通孔的密度与所述伪沟道通孔调节区中伪沟道通孔的密度之差的绝对值小于密度阈值。可选的，所述密度阈值为在形成栅极隔槽时，所述核心区和台阶区的交界处的栅极隔槽侧壁不会形成倾斜缺陷时的所述沟道通孔调节区中沟道通孔的密度与所述伪沟道通孔调节区中伪沟道通孔的密度的差值的最大值。可选的，所述沟道通孔调节区中沟道通孔的密度小于沟道通孔调节区外的核心区中沟道通孔的密度。可选的，所述伪沟道结构和存储结构的结构相同。可选的，所述伪沟道结构和存储结构的结构不同，所述伪沟道结构的材料硬度大于所述存储结构的材料硬度。可选的，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层。可选的，所述电荷存储层包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。与现有技术相比，本专利技术技术方案具有以下优点：本专利技术的3DNAND存储器的形成方法，通过使所述伪沟道通孔调节区中伪沟道通孔的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔密度，使得所述伪沟道通孔调节区中伪沟道通孔的密度与所述沟道通孔调节区中沟道通孔的密度之间的差异减小，相应的后续再伪沟道通孔中形成伪沟道结构，在沟道通孔中形成存储结构时，使得所述伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔中伪沟道结构的密度，使得所述伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度与所述沟道通孔调节区中沟道通孔中存储结构的密度之间的差异减小，从而使得台阶区和核心区的交界处两侧或本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有牺牲层和隔离层交替层叠的堆叠结构，所述堆叠结构包括核心区和位于核心区一侧的台阶区，所述堆叠结构还包括若干栅极隔槽区，所述栅极隔槽区横跨所述核心区和台阶区，所述栅极隔槽区两侧的核心区中具有沟道通孔调节区，所述栅极隔槽区两侧的台阶区中还具有伪沟道通孔调节区，且所述沟道通孔调节区和伪沟道通孔调节区相接触并分别位于所述核心区和台阶区的交界面两侧；在所述沟道通孔调节区以及沟道通孔调节区外的核心区中形成若干沟道通孔；在所述伪沟道通孔调节区和伪沟道通孔调节区外的台阶区中形成若干伪沟道通孔，所述伪沟道通孔调节区中伪沟道通孔的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔密度，使得所述伪沟道通孔调节区中伪沟道通孔的密度与所述沟道通孔调节区中沟道通孔的密度之间的差异减小；在所述伪沟道通孔中形成伪沟道结构；在所述沟道通孔中形成存储结构；形成所述伪沟道结构和存储结构后，在所述栅极隔槽区中形成横穿核心区和台阶区的栅极隔槽。

【技术特征摘要】
1.一种3DNAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有牺牲层和隔离层交替层叠的堆叠结构，所述堆叠结构包括核心区和位于核心区一侧的台阶区，所述堆叠结构还包括若干栅极隔槽区，所述栅极隔槽区横跨所述核心区和台阶区，所述栅极隔槽区两侧的核心区中具有沟道通孔调节区，所述栅极隔槽区两侧的台阶区中还具有伪沟道通孔调节区，且所述沟道通孔调节区和伪沟道通孔调节区相接触并分别位于所述核心区和台阶区的交界面两侧；在所述沟道通孔调节区以及沟道通孔调节区外的核心区中形成若干沟道通孔；在所述伪沟道通孔调节区和伪沟道通孔调节区外的台阶区中形成若干伪沟道通孔，所述伪沟道通孔调节区中伪沟道通孔的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔密度，使得所述伪沟道通孔调节区中伪沟道通孔的密度与所述沟道通孔调节区中沟道通孔的密度之间的差异减小；在所述伪沟道通孔中形成伪沟道结构；在所述沟道通孔中形成存储结构；形成所述伪沟道结构和存储结构后，在所述栅极隔槽区中形成横穿核心区和台阶区的栅极隔槽。2.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，在所述伪沟道通孔中形成伪沟道结构，在所述沟道通孔中形成存储结构后，相应的所述伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔中伪沟道结构的密度，使得所述伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度与所述沟道通孔调节区中沟道通孔中存储结构的密度之间的差异减小。3.如权利要求1或2所述的3DNAND存储器的形成方法，其特征在于，所述伪沟道通孔调节区中伪沟道通孔的密度从台阶区指向核心区的方向上逐渐增大。4.如权利要求1或2所述的3DNAND存储器的形成方法，其特征在于，所述沟道通孔调节区中沟道通孔的密度与所述伪沟道通孔调节区中伪沟道通孔的密度相等，或者所述沟道通孔调节区中沟道通孔的密度与所述伪沟道通孔调节区中伪沟道通孔的密度之差的绝对值小于密度阈值。5.如权利要求4所述的3DNAND存储器的形成方法，其特征在于，所述密度阈值为在形成栅极隔槽时，所述核心区和台阶区的交界处的栅极隔槽侧壁不会形成倾斜缺陷时的所述沟道通孔调节区中沟道通孔的密度与所述伪沟道通孔调节区中伪沟道通孔的密度的差值的最大值。6.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述沟道通孔调节区中沟道通孔的密度小于沟道通孔调节区外的核心区中沟道通孔的密度。7.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述伪沟道结构和存储结构的结构相同。8.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述伪沟道结构和存储结构的结构不同，所述伪沟道结构的材料硬度大于所述存储结构的材料硬度。9.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，形成栅极隔槽后，去除所述牺牲层，在去除牺牲层的位置形成控制栅；形成控制栅后，在所述栅极隔槽中形成阵列共源极。10.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层。11.如权利要求10所述的3DN...

【专利技术属性】
技术研发人员：王香凝，耿静静，王攀，张慧，刘新鑫，吴佳佳，肖梦，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42