一种基于ZYNQ的侧扫声纳信号处理方法技术

一种基于ZYNQ的侧扫声纳信号处理方法，包括以下步骤：1)在PL端利用FIFO存储器、自定义DMA读取数据模块、EMIO以及AXI_HP接口逻辑单元实现读取PS端外部DDR3共享内存里的AD原始采集数据；2)将步骤1)中的AD原始采集数据利用FIR IP核、Block RAM IP核、乘法器IP核以及CORDIC IP核进行数字正交解调、低通滤波降采样、匹配滤波处理；3)在PL端利用FIFO存储器、自定义DMA存储数据模块、PL‑PS中断以及AXI_HP接口的逻辑单元实现将步骤2)中的处理结果存储到PS端外部DDR3共享内存里。本发明专利技术可以有效的提高侧扫声纳信号处理的速度以及精度。

A Side Sweep Sonar Signal Processing Method Based on ZYNQ

【技术实现步骤摘要】
一种基于ZYNQ的侧扫声纳信号处理方法
本专利技术属于数字信号处理及水下探测领域，涉及一种侧扫声纳的信号处理方法，具体地说是一种基于ZYNQ的侧扫声纳信号处理方法。
技术介绍
侧扫声纳是一种利用回波测深原理来探测海底地貌和水下物体的海洋探测设备，又称旁侧声纳或海底地貌仪。侧扫声纳系统的换能器阵一般安装在水下拖曳体或是舰底的两侧，左右2条换能器线阵分别向水中倾斜发射声脉冲，照射出一片以换能器为中心的窄梯形海底，然后通过处理海底后向散射回波强度生成明暗不同的声纳图像。侧扫声纳在上位机组成图像之后，会受到水下复杂环境和设备本身的影响，相比于光学图像，其具有噪声污染重，对比度低等显著特点，需要后期结合数字图像处理技术进行改善。侧扫声纳技术起源于上世纪50年代，经过半个多世纪的发展，已经从传统的单波束侧扫声纳延伸为测深侧扫声纳、多波束侧扫声纳等。但是目前这些侧扫声纳的信号处理系统不仅电路结构非常复杂，而且通用性和灵活性受到很大限制。随着科学技术的发展，对侧扫声纳的功能要求越来越高，比如需要实时上传声纳数据，因此需要利用最新的处理器实现这些功能要求。对于脉冲体制的侧扫声纳来说，作用距离和距离分辨率是相互制约相互影响的矛盾关系。为了解决这个矛盾关系，提出了脉冲压缩理论，试图通过发射大时宽的信号来实现大的作用距离，在接收的时候将信号进行脉冲压缩处理，使宽脉冲变成窄脉冲以实现更好的距离分辨率。ZYNQ平台是美国Xilinx公司推出的行业第一个可扩展处理平台(ExtensibleProcessingPlatform，EPP)，是一款将双核Cortex-A9ARM处理器与低功耗可编程逻辑紧密集成在一起的全可编程片上系统(AllProgrammableSoC)，它将ARM处理器的软件可编程能力及强大的控制能力与FPGA的硬件可编程能力完美结合，能够实现可扩展、可定制、优化系统的功能，其应用主要涉及视频监控、汽车驾驶员辅助以及工业自动化等需要高速处理与计算性能的高端嵌入式领域。ZYNQ平台由PS与PL两部分组成，PS部分以双核Cortex-A9ARM处理器为核心，集成了内存控制器和大量的外设，提供了全面的操作系统支持。PL部分基于Xilinx7系列FPGA架构，采用28nm技术，具有低功耗、小型化、信号处理能力强大等特点，提供了通用硬件可编程资源，可用于扩展子系统，具有丰富的扩展能力。因此ZYNQ平台受到了人们越来越多的关注，其应用也越来越广。
技术实现思路
为了克服现有侧扫声纳信号处理方法的处理速度较慢、效率较低的不足，本专利技术提供了一种基于ZYNQ的侧扫声纳信号处理方法，其可极大地提升信号处理速率和效率，从而缩短计算时间，提升效能。本专利技术解决其技术问题所采用的技术方案是：一种基于ZYNQ的侧扫声纳信号处理方法，包括以下步骤：1)在PL端利用FIFO(FirstInputFirstOutput，FIFO)存储器、自定义DMA读取数据模块、EMIO以及AXI_HP接口等逻辑单元搭建读取PS端外部DDR3共享内存里的AD原始采集数据的通路；2)在PL端利用FPGA独有的并行计算的优势，利用IP核实现数字正交解调、低通滤波降采样、匹配滤波处理；3)在PL端利用FIFO(FirstInputFirstOutput，FIFO)存储器、自定义DMA存储数据模块、PL-PS中断以及AXI_HP接口逻辑单元搭建存储到PS端外部DDR3共享内存里的信号处理算法结果的通路。进一步地，所述步骤1)中，AD原始采集数据的传输通道包括可编程逻辑单元PL与处理系统PS两部分，处理系统PS需要移植Linux系统，通过千兆网口接收带宽为230.4Mbps的AD原始采集数据，并且分别将左右两通道原始数据存储到相应的DDR3共享内存空间中；可编程逻辑单元包括FIFO存储器，自定义DMA数据读取模块、2位EMIO、AXI_HP0通道、AXI_HP1通道以及AXI互联结构等，包括以下过程：首先，当PS端将AD采集原始数据存储到外部DDR3共享内存空间中后，通过2位的EMIO发送上升沿触发信号给PL端，PL端根据触发信号开始获取DDR3共享内存中的数据x1(i，n)，左通道原始数据存储空间的基地址是0x10000000，右通道原始数据存储空间的基地址是0x14000000；为了避免AXI4总线协议中读取数据的BURST传输之间的空隙而造成读空数据，采用FIFO储存器解决跨时钟域传输问题，以左通道为例，首先设置FIFO的写数据和读数据的宽度都为32位，写数据和读数据的深度都为1024个，可编程空标志prog_empty阈值设置为200个数据，当触发读数据信号有效以及FIFO中的数据个数小于可编程空标志阈值的时候，进行一次读数据操作也就是BURST一次，直到读取到最后的地址结束读外部DDR数据操作，读取右通道AD采集原始数据步骤同上。再进一步，所述步骤2)中，利用BlockRAM、FIR、Multiplier、CORDIC实现数字正交解调、低通滤波降采样、匹配滤波器处理过程，步骤如下：2.1)数字正交解调取出FIFO存储器中缓存的AD原始采集数据x1(i，n)，因为选用的是24位AD芯片，所以要截取FIFO存储器缓存数据的低24位作为x1(i，n)，i＝1表示左通道数据，i＝2表示右通道数据，n为0、1、2……时间序列，正弦余弦函数为周期函数，做正交基带调制处理，公式表达式如下：x2(i，n)＝x1(i，n)×cos(-πn/2)+jx1(i，n)×sin(-πn/2)(1)实部信号x2re(i，n)为AD原始采集数据和1、0、-1、0循环相乘的结果，虚部信号x2im(i，n)为AD原始采集数据和0、-1、0、1循环相乘的结果，变为复数形式，得到混频信号；2.2)低通滤波降采样每一路AD原始采集数据信号经过数字正交解调之后都可分出一路实部信号和一路虚部信号，FIR数字低通滤波器IP核需要对2路实部信号和2路虚部信号进行同时滤波，滤波之后得到24位的实部信号x3re(i，n)和虚部信号x3im(i，n)；降采样的实现过程是将滤波之后出来的数据每10个提取一个，则降采样之后的信号如下式所示：x4(i，n)＝x3(i，n×10)(2)2.3)匹配滤波处理按照匹配滤波理论，首先根据发射信号形式产生匹配滤波系数y4(i，n)，包含实部系数y4re(i，n)和虚部系数y4im(i，n)，然后利用4个FIRIP核、2个乘法器IP核、CORDICIP核实现卷积相乘，公式如下。更进一步，所述步骤3)中，原始数据处理结果的传输通道包括可编程逻辑单元PL与处理系统PS两部分，处理系统PS需要移植Linux系统，将左右两通道处理结果从外部DDR3共享内存空间中读取出来，通过千兆网口上传到PC机上进行实时成像，所述可编程逻辑单元包括FIFO存储器，自定义DMA数据存储模块、2个PL-PS中断、AXI_HP2通道、AXI_HP3通道以及AXI互联结构等，包括以下过程：首先，当PL端处理完两路数据之后，将原始数据处理结果x7(i，n)分别存储到外部DDR3响应的共享内存空间中后，通过2个PL-PS中断发送上升沿中断信号给PS端，PS端根据中断信号开始获取共享DDR3内存中的数据，左通道处理结果存本文档来自技高网...

【技术保护点】
1.一种基于ZYNQ的侧扫声纳信号处理方法，其特征在于，所述方法包括以下步骤：1)在PL端利用FIFO存储器、自定义DMA读取数据模块、EMIO以及AXI_HP接口等逻辑单元搭建读取PS端外部DDR3共享内存里的AD原始采集数据的通路；2)在PL端利用FPGA独有的并行计算的优势，利用IP核实现数字正交解调、低通滤波降采样、匹配滤波处理；3)在PL端利用FIFO存储器、自定义DMA存储数据模块、PL‑PS中断以及AXI_HP接口逻辑单元搭建存储到PS端外部DDR3共享内存里的信号处理算法结果的通路。

【技术特征摘要】
1.一种基于ZYNQ的侧扫声纳信号处理方法，其特征在于，所述方法包括以下步骤：1)在PL端利用FIFO存储器、自定义DMA读取数据模块、EMIO以及AXI_HP接口等逻辑单元搭建读取PS端外部DDR3共享内存里的AD原始采集数据的通路；2)在PL端利用FPGA独有的并行计算的优势，利用IP核实现数字正交解调、低通滤波降采样、匹配滤波处理；3)在PL端利用FIFO存储器、自定义DMA存储数据模块、PL-PS中断以及AXI_HP接口逻辑单元搭建存储到PS端外部DDR3共享内存里的信号处理算法结果的通路。2.如权利要求1所述的一种基于ZYNQ的侧扫声纳信号处理方法，其特征在于，所述步骤1)中，AD原始采集数据的传输通道包括可编程逻辑单元PL与处理系统PS两部分，处理系统PS需要移植Linux系统，通过千兆网口接收带宽为230.4Mbps的AD原始采集数据，并且分别将左右两通道原始数据存储到相应的DDR3共享内存空间中；可编程逻辑单元包括FIFO存储器，自定义DMA数据读取模块、2位EMIO、AXI_HP0通道、AXI_HP1通道以及AXI互联结构，包括以下过程：首先，当PS端将AD采集原始数据存储到外部DDR3共享内存空间中后，通过2位的EMIO发送上升沿触发信号给PL端，PL端根据触发信号开始获取DDR3共享内存中的数据x1(i,n)，左通道原始数据存储空间的基地址是0x10000000，右通道原始数据存储空间的基地址是0x14000000；为了避免AXI4总线协议中读取数据的BURST传输之间的空隙而造成读空数据，采用FIFO储存器解决跨时钟域传输问题，以左通道为例，首先设置FIFO的写数据和读数据的宽度都为32位，写数据和读数据的深度都为1024个，可编程空标志prog_empty阈值设置为200个数据，当触发读数据信号有效以及FIFO中的数据个数小于可编程空标志阈值的时候，进行一次读数据操作也就是BURST一次，直到读取到最后的地址结束读外部DDR数据操作，读取右通道AD采集原始数据步骤同上。3.如权利要求1或2所述的一种基于ZYNQ的侧扫声纳信号处理方法，其特征在于，所述步骤2)中，利用BlockRAM、FIR、Multiplier、CORDIC实现数字正交解调、低通滤波降采样、匹配滤波器处理过程，步骤如下：2.1)数字正交解调取出FIFO存储器中缓存的AD原始采集数据x1(i,n)，因为选用的是24位AD芯片，所以要截取FIFO存储器缓存数据的低24位作为x1(i,n)，i＝1表示左通道数据，i＝2表示右通道数据，n为0、...

【专利技术属性】
技术研发人员：陈朋，葛倍倍，蔡烜伟，赵智，韩洋洋，
申请(专利权)人：浙江工业大学，
类型：发明
国别省市：浙江,33