半导体装置制造方法及图纸

本发明专利技术提供一种能够抑制热应力的半导体装置。半导体装置具有：半导体元件，具有包括设置于化合物半导体基板的集电极层、基极层以及发射极层的双极晶体管、以及分别与集电极层、基极层及发射极层接触的集电极电极、基极电极及发射极电极；保护层，设置于半导体元件的一个面；发射极再布线层，经由设置于保护层的接触孔与发射极电极电连接；以及应力缓和层，在与化合物半导体基板的表面垂直的方向上，设置于发射极再布线层与发射极层之间。

Semiconductor Device

【技术实现步骤摘要】
半导体装置
本专利技术涉及半导体装置。
技术介绍
作为构成移动终端等的功率放大器模块的晶体管，已知有异质结型的双极晶体管。专利文献1所记载的半导体装置设置有连接半导体元件的发射极电极和柱状凸块的再布线。专利文献1：国际公开第2015/104967号在发射极电极的上侧设置有由铜等形成的再布线的情况下，起因于发射极层等半导体层的热膨胀系数与再布线的热膨胀系数之差而在发射极层等中产生热应力。由于热应力的产生，存在晶体管的特性降低等半导体装置的可靠性降低的可能性。
技术实现思路
本专利技术的目的在于提供一种能够抑制热应力的半导体装置。本专利技术的一个侧面的半导体装置具有：半导体元件，具有包括设置于化合物半导体基板的集电极层、基极层以及发射极层的双极晶体管、以及分别与上述集电极层、上述基极层及上述发射极层接触的集电极电极、基极电极及发射极电极；保护层，设置于上述半导体元件的一个面；发射极再布线层，经由设置于上述保护层的接触孔与上述发射极电极电连接；以及应力缓和层，在与上述化合物半导体基板的表面垂直的方向上，设置于上述发射极再布线层与上述发射极层之间。根据本专利技术的半导体装置，能够抑制热应力。附图说明图1是第一实施方式的半导体装置的立体图。图2是沿着图1的II-II’线的剖视图。图3是示意性地表示包括第一实施方式的半导体装置所具有的半导体元件的一部分的区域的俯视图。图4是沿着图3的IV-IV’线的剖视图。图5是示意性地表示第一实施方式的半导体装置所具有的表面安装部件与凸块的连接的剖视图。图6是表示第一实施方式的第一应力缓和层的厚度与应力变化率的关系的曲线图。图7是表示第一实施方式的第一变形例的半导体装置的简要剖面结构的剖视图。图8是表示第一实施方式的第二变形例的半导体装置的简要剖面结构的剖视图。图9是表示第一实施方式的第三变形例的半导体装置的简要剖面结构的剖视图。图10是表示第一实施方式的第四变形例的半导体装置的简要剖面结构的剖视图。图11是表示第二实施方式的半导体装置的简要剖面结构的剖视图。图12是表示第二实施方式的发射极电极的厚度与应力变化率的关系的曲线图。图13是表示第三实施方式的半导体装置的简要剖面结构的剖视图。图14是表示第三实施方式的第一应力缓和层的厚度与应力变化率的关系的曲线图。图15是表示第三实施方式的变形例的半导体装置的简要剖面结构的剖视图。图16是表示第四实施方式的半导体元件的简要剖面结构的剖视图。图17是表示第四实施方式的半导体装置的简要剖面结构的剖视图。附图标记说明：1、1A、1B、1C、1D、1E、1F、1G、1H…半导体装置；2…树脂层；3、3A、3B、3C、3D、3E…半导体元件；5、5A、5B、5C、5D…再布线层；6…半导体层；9、39、109…凸块；21…第一树脂层；22…第二树脂层；23…第三树脂层；31…化合物半导体基板；32…子集电极层；33…集电极层；34…基极层；35…发射极层；36、36A…发射极电极；37…基极电极；38…集电极电极；41…第一绝缘层；42…第二绝缘层；46…发射极布线；47…基极布线；48…集电极布线；51、51A、51B、51C…第一应力缓和层；52、52A、52B、52C…第二应力缓和层；53…第三应力缓和层；54、54A、54B…第一发射极再布线层；55、55A、55B…第一集电极再布线层；56、56A…第二发射极再布线层；57、57A…第二集电极再布线层；58…第一SMD再布线层；59…第二SMD再布线层；81、81A…支承基板；100…表面安装部件。具体实施方式以下，基于附图对本专利技术的半导体装置的实施方式进行详细说明。此外，本专利技术并不被本实施方式限定。各实施方式是例示，当然能够进行在不同的实施方式中示出的结构的局部的置换或者组合。在第二实施方式以后，省略与第一实施方式共同的事项的描述，仅对不同点进行说明。特别是，对于由相同的结构带来的相同的作用效果，不在每个实施方式中依次提及。(第一实施方式)图1是第一实施方式的半导体装置的立体图。图2是沿着图1的II-II’线的剖视图。如图2所示，本实施方式的半导体装置1具有支承基板81、半导体元件3、表面安装部件100、第一树脂层21、再布线层5以及凸块9。半导体元件3具备异质结型的双极晶体管(HBT：HeterojunctionBipolarTransistor)。表面安装部件(SMD：surfacemountdevice)100是电感器、电容元件等。半导体元件3以及表面安装部件100分别通过粘合层82、83粘合在支承基板81上。作为支承基板81，例如能够使用金属基板、氧化铝等陶瓷基板等。此外，在图2中，为了容易理解说明，各示出一个半导体元件3以及表面安装部件100，但半导体装置1也可以具有多个半导体元件3以及多个表面安装部件100。另外，在图2中，为了简单化，省略了半导体元件3、表面安装部件100与再布线层5的连接部的显示。详细内容如在图4、图5中另外示出那样，经由接触孔H3、H5、H9等而半导体元件3、表面安装部件100与再布线层5连接。第一树脂层21覆盖半导体元件3以及表面安装部件100且设置在支承基板81上。第一树脂层21是使用了绝缘性的树脂材料的保护层。在第一树脂层21上设置再布线层5。再布线层5具有第一发射极再布线层54、第二发射极再布线层56(参照图4)等再布线层，将半导体元件3与凸块9电连接。另外，再布线层5将表面安装部件100与凸块9电连接。如图1所示，在半导体装置1的一个面上设置多个凸块9。凸块9是半导体装置1的外部端子，例如由焊料等金属形成。此外，多个凸块9具有相同的形状，等间隔地配置成矩阵状。但是，图1只是例示，多个凸块9也可以具有不同的形状、大小，也可以具有不同的配置间隔。图3是示意性地表示包括第一实施方式的半导体装置所具有的半导体元件的一部分的区域的俯视图。图4是沿着图3的IV-IV’线的剖视图。图5是示意性地表示第一实施方式的半导体装置所具有的表面安装部件与凸块的连接的剖视图。此外，在图3中，示意性地示出半导体元件3与设置于半导体元件3上侧的各种再布线的关系。如图4所示，半导体元件3具有化合物半导体基板31、子集电极层32、集电极层33、基极层34、发射极层35、集电极电极38、基极电极37以及发射极电极36。另外，半导体元件3具有第一绝缘层41、第二绝缘层42、设置在第一绝缘层41上的集电极布线48、基极布线47(参照图3)及发射极布线46。化合物半导体基板31例如是半绝缘性GaAs(砷化镓)基板。在化合物半导体基板31上，依次设置有子集电极层32、集电极层33、基极层34、发射极层35。子集电极层32是高浓度n型GaAs层，厚度例如为0.5μm左右。集电极层33是n型GaAs层，厚度例如为1μm左右。基极层34是p型GaAs层，厚度例如为100nm左右。此外，在化合物半导体基板31上，与子集电极层32相邻地设置有隔离层32a。隔离层32a通过离子注入技术被绝缘化。利用隔离层32a将元件间绝缘。发射极层35包括本征发射极层35a和发射极台面层35b。本征发射极层35a以及发射极台面层35b依次设置在基极层34上。本征发射极层35a是n型InGaP(铟镓磷)层，厚度例如为本文档来自技高网...

【技术保护点】
1.一种半导体装置，具有：半导体元件，具有包括设置于化合物半导体基板的集电极层、基极层以及发射极层的双极晶体管、以及分别与所述集电极层、所述基极层及所述发射极层接触的集电极电极、基极电极及发射极电极；保护层，设置于所述半导体元件的一个面；发射极再布线层，经由设置于所述保护层的接触孔与所述发射极电极电连接；以及应力缓和层，在与所述化合物半导体基板的表面垂直的方向上，设置于所述发射极再布线层与所述发射极层之间。

【技术特征摘要】
2018.02.27 JP 2018-0338131.一种半导体装置，具有：半导体元件，具有包括设置于化合物半导体基板的集电极层、基极层以及发射极层的双极晶体管、以及分别与所述集电极层、所述基极层及所述发射极层接触的集电极电极、基极电极及发射极电极；保护层，设置于所述半导体元件的一个面；发射极再布线层，经由设置于所述保护层的接触孔与所述发射极电极电连接；以及应力缓和层，在与所述化合物半导体基板的表面垂直的方向上，设置于所述发射极再布线层与所述发射极层之间。2.根据权利要求1所述的半导体装置，其中，所述半导体元件具有：多个所述发射极层；以及分别设置于多个所述发射极层的多个所述发射极电极，多个所述发射极层与共用的所述发射极再布线层电连接。3.根据权利要求1或2所述的半导体装置，其中，所述发射极层的至少一部分在俯视时与所述发射极再布线层重叠设置。4.根据权利要求1～3中的任意一项所述的半导体装置，其中，所述应力缓和层包含钨、钼、钽、钛、铬的金属中的任意一个以上，或者所述应力缓和层具有包含所述金属中的任意一个以上的化合物、或者包含所述金属中的任意一个以上的合金中的任意一个。5.根据权利要求1～4中的任意一项所述的半导体装置，其中，所...

【专利技术属性】
技术研发人员：黑川敦，佐野雄一，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：日本,JP