一种芯片及封装方法技术

本申请实施例公开了一种芯片及其封装方法。该芯片中，第一基板上的第一焊垫阵列上的各个第一焊垫与不同裸芯片上的第二管脚阵列中的相对应的各个第二管脚贴合在一起，从而实现不同裸芯片之间的短距离、高密度互连。塑封体用于包裹第一管脚、第二管脚、第一焊垫以及第一基板，从而使扇出单元和第一基板塑封成一整体结构。在该整体结构中，裸芯片上用于与芯片外围电连接的第一管脚阵列的各个第一管脚底部不被塑封体包裹，如此，各个第一管脚可以直接电连接至芯片外围。本申请实施例提供的芯片的整体尺寸主要取决于集成在一起的多颗裸芯片的尺寸，相较于现有技术，本申请实施例提供的芯片的整体尺寸较小，能够满足芯片小型化的需求。

A Chip and Packaging Method

【技术实现步骤摘要】
一种芯片及封装方法
本领域涉及半导体封装
，尤其涉及一种芯片及封装方法。
技术介绍
随着集成电子技术的不断发展，对芯片性能要求也日渐提高，如功能增强、尺寸减小、耗能与成本降低等，从而催生了3DIC(ThreeDimensionalIntegratedCircuit，三维集成电路)技术。硅中介层(SiliconInterposer)技术是三维集成电路中实现堆叠芯片互连的一种技术解决方案。该技术方案使用半导体工艺在硅片上制作线宽、节点间距都比树脂基板小得多的互连线路。从而能够将不同功能的芯片比如CPU、DRAM等可以连到同一块硅中介层上面，通过硅中介层完成大量运算和数据交流，从而大大增加芯片在三维方向堆叠的密度、缩短芯片之间的互连线、减小外观尺寸、显著降低噪声、减小RC延迟，并改善芯片速度和低功耗的性能等。然而，3DIC目前由于仍有许多瓶颈尚待克服，例如晶圆薄化良率、堆叠芯片信号引出工艺难度高、用于芯片互连的硅通孔(ThroughSiliconVia，TSV)工艺难度高以及高功率芯片堆叠后散热问题等。而扇出型晶圆级封装(Fan-outWaferLevelPackage，FoWLP)本文档来自技高网...

【技术保护点】
1.一种芯片，其特征在于，包括：扇出单元、第一基板和塑封体；所述扇出单元包括集成在一起的多颗按照预设位置排列的裸芯片，每颗所述裸芯片的第一表面上设置有第一管脚阵列和第二管脚阵列；所述第一管脚阵列包括多个第一管脚，所述第二管脚阵列包括多个第二管脚；相邻裸芯片上的第二管脚阵列相邻；所述第一基板包括第一表面，所述第一基板的第一表面上设置有第一再布线层以及与所述第一再布线层电连接的第一焊垫阵列，且所述第一焊垫阵列包括多个第一焊垫；其中，所述第一基板位于所述扇出单元的下方，并且所述第一焊垫阵列与所述第二管脚阵列相对设置，且所述第二管脚阵列中的每个第二管脚与所述第一焊垫阵列中相对应的第一焊垫贴合在一起，从...

【技术特征摘要】
1.一种芯片，其特征在于，包括：扇出单元、第一基板和塑封体；所述扇出单元包括集成在一起的多颗按照预设位置排列的裸芯片，每颗所述裸芯片的第一表面上设置有第一管脚阵列和第二管脚阵列；所述第一管脚阵列包括多个第一管脚，所述第二管脚阵列包括多个第二管脚；相邻裸芯片上的第二管脚阵列相邻；所述第一基板包括第一表面，所述第一基板的第一表面上设置有第一再布线层以及与所述第一再布线层电连接的第一焊垫阵列，且所述第一焊垫阵列包括多个第一焊垫；其中，所述第一基板位于所述扇出单元的下方，并且所述第一焊垫阵列与所述第二管脚阵列相对设置，且所述第二管脚阵列中的每个第二管脚与所述第一焊垫阵列中相对应的第一焊垫贴合在一起，从而使不同所述裸芯片之间通过所述第一基板实现互连；所述塑封体用于包裹所述第一管脚、所述第二管脚以及所述第一基板，从而使所述扇出单元和第一基板塑封成一整体结构。2.根据权利要求1所述的芯片，其特征在于，所述芯片还包括第二基板，所述第二基板通过布线层增层工艺直接设置于所述塑封体的下方；所述第二基板上设置有第二再布线层，所述第二基板包括相对的第一表面和第二表面，所述第二基板的第一表面上设置有与所述第二再布线层电连接的第二焊垫阵列，所述第二焊垫阵列包括多个第二焊垫；所述第二基板的第二表面上设置有第三焊垫阵列，且所述第三焊垫阵列包括多个第三焊垫；所述第二焊垫阵列与所述第一管脚阵列相对设置，且所述第二焊垫阵列中的每个第二焊垫电连接至所述第一管脚阵列中对应的第一管脚。3.根据权利要求1或2所述的芯片，其特征在于，所述第一基板的内部设置有与所述第一再布线层电连接的通孔，所述通孔延伸至所述第一基板的第二表面，并且所述通孔与芯片外围电连接，其中，所述第一基板的第二表面与所述第一基板的第一表面相对。4.根据权利要求1-3任一项所述的芯片，其特征在于，所述芯片还包括：设置于所述第二基板下方的第三基板；所述第三基板包括相对的第一表面和第二表面，所述第三基板的第一表面上设置有第四焊垫阵列，所述第三基板的第二表面上设置有第五焊垫阵列，所述第四焊垫阵列包括多个第四焊垫，所述第五焊垫阵列包括多个第五焊垫；其中，所述第四焊垫阵列与所述第三焊垫阵列相对，且所述第四焊垫阵列中的每个第四焊垫电连接至所述第三焊垫阵列中相对的第三焊垫；所述第五焊垫阵列中的第五焊垫用于实现所述芯片与所述芯片外围的信号传输。5.根据权利要求1-4任一项所述的芯片，其特征在于，所述芯片还包括设置在所述裸芯片的第二表面上的散热片，其中，所述裸芯片的第二表面与所述裸芯片的第一表面相对。6.根据权利要求5所述的芯片，其特征在于，所述芯片包括设置于所述第二基板下方的第三基板；所述散热片将所述扇出单元遮罩，并且所述散热片的边缘固定在所述第三基板上。7.根据权利要求4所述的芯片，其特征在于，所述第二基板和所述第三基板之间填充有填充胶。8.根据权利要求1-7任一项所述的芯片，其特征在于，所述第一焊垫阵列中的各个第一焊垫之间的间隙内填充有填充胶。9.根据权利要求1-8任一项所述的芯片，其特征在于，用于制作所述第一基板的材料为硅基材料、树脂材料和玻璃材料中的至少一种。10.根据权利要求1-9任一项所述的芯片，其特征在于，所述裸芯片为无源裸芯片或功能裸芯片。11.根据权利要求1-10任一项所述的芯片，其特征在于，所述第二管脚包含铜柱和焊接凸块中的至少一种。12.根据权利要求1-11任一项所述的芯片，其特征在于，实现互连的不同裸芯片之间形成有至少一个互连结构，每个所述互连结构中包括多条互连线。13.根据权利要求12所述的芯片，其特征在于，同一互连结构中的各条互连线的长度均相等。14.根据权利要求1-13任一项所述的芯片，其特征在于，所述第一再布线层包括n层第一再布线子层，其中，n≥1，且n为整数。15.根据权利要求14所述的芯片，其特征在于，所述n≥2，所述n层第一再布线子层包括参考层和线路层，所述参考层所在的平面为所述线路层的参考面。16.根据权利要求4所述的芯片，其特征在于，所述第三基板为激光研磨制备的多层基板或采用机械研磨制备的多层基板。17.根据权利要求1-16任一项所述的芯片，其特征在于，所述第一基板上设置有逻辑芯片。18.一种芯片封装方法，其特征在于...

【专利技术属性】
技术研发人员：赵南，谢文旭，陶军磊，蒋尚轩，符会利，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44