【技术实现步骤摘要】
阵列基板及其制备方法、显示面板
本专利技术涉及显示
，尤其涉及一种阵列基板及其制备方法、显示面板。
技术介绍
薄膜晶体管(ThinFilmTransistor，简称TFT)是目前显示装置中的主要开关元件，直接关系到高性能显示装置的发展方向。其中，顶栅型薄膜晶体管具有短沟道的特点，能够有效提升开态电流，并降低功耗，从而显著提升显示效果，因此越来越受到人们的关注。
技术实现思路
本专利技术的实施例提供一种阵列基板及其制备方法、显示面板，可提升产品良率。为达到上述目的，本专利技术的实施例采用如下技术方案：第一方面，提供一种阵列基板，包括：衬底、设置于所述衬底上且位于每个亚像素区的像素电路；所述像素电路包括第一开关晶体管，所述第一开关晶体管为顶栅型薄膜晶体管，且所述第一开关晶体管的栅极与栅线同层同材料且电连接，所述第一开关晶体管的源极与数据线电连接；每根所述数据线均包括多个沿所述数据线延伸方向上设置的第一线段，所述第一线段与所述栅线无交叠，所述第一线段与所述第一开关晶体管的源极和漏极同层同材料；每根所述数据线还包括设置于该数据线与所述栅线交叠位置处的第二线段，沿所述数据...
【技术保护点】
1.一种阵列基板，其特征在于，包括：衬底、设置于所述衬底上且位于每个亚像素区的像素电路；所述像素电路包括第一开关晶体管，所述第一开关晶体管为顶栅型薄膜晶体管，且所述第一开关晶体管的栅极与栅线同层同材料且电连接，所述第一开关晶体管的源极与数据线电连接；每根所述数据线均包括多个沿所述数据线延伸方向上设置的第一线段，所述第一线段与所述栅线无交叠，所述第一线段与所述第一开关晶体管的源极和漏极同层同材料；每根所述数据线还包括设置于该数据线与所述栅线交叠位置处的第二线段，沿所述数据线延伸方向上，任意相邻所述第一线段之间通过所述第二线段电连接；其中，所述第二线段设置于所述衬底与所述栅线之间。
【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底、设置于所述衬底上且位于每个亚像素区的像素电路；所述像素电路包括第一开关晶体管，所述第一开关晶体管为顶栅型薄膜晶体管，且所述第一开关晶体管的栅极与栅线同层同材料且电连接，所述第一开关晶体管的源极与数据线电连接；每根所述数据线均包括多个沿所述数据线延伸方向上设置的第一线段，所述第一线段与所述栅线无交叠，所述第一线段与所述第一开关晶体管的源极和漏极同层同材料；每根所述数据线还包括设置于该数据线与所述栅线交叠位置处的第二线段，沿所述数据线延伸方向上，任意相邻所述第一线段之间通过所述第二线段电连接；其中，所述第二线段设置于所述衬底与所述栅线之间。2.根据权利要求1所述的阵列基板，其特征在于，所述第二线段的宽度大于所述第一线段的宽度。3.根据权利要求1所述的阵列基板，其特征在于，还包括：设置于所述第一开关晶体管靠近所述衬底一侧的第一金属遮光图案，所述第一金属遮光图案在所述衬底上的正投影覆盖所述第一开关晶体管的有源层的正投影；所述第二线段与所述第一金属遮光图案同层同材料，且相互绝缘。4.根据权利要求3所述的阵列基板，其特征在于，所述第一开关晶体管的源极和漏极中的其中一极与所述第一金属遮光图案电连接。5.根据权利要求1-4任一项所述的阵列基板，其特征在于，还包括：设置于每个亚像素区的像素电极；所述像素电路仅包括一个所述第一开关晶体管，所述第一开关晶体管的漏极与所述像素电极电连接；其中，所述像素电极设置于所述漏极远离所述衬底的一侧。6.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述像素电路还包括一个驱动晶体管；所述驱动晶体管为顶栅型薄膜晶体管；所述阵列基板还包括：设置于所述驱动晶体管靠近所述衬底一侧的第二金属遮光图案、以及设置于每个亚像素区的发光器件；所述第二金属遮光图案在所述衬底上的正投影覆盖所述驱动晶体管的有源层的正投影；所述第二金属遮光图案与第一金属遮光图案同层同材料，且相互绝缘；所述驱动晶体管的漏极与所述发光器件的阳极电连接。7.根据权利要求6所述的阵列基板，其特征在于，所述驱动晶体管的源极与电源线电连接；所述电源线与所述数据线平...
【专利技术属性】
技术研发人员：刘宁，宋威，胡迎宾，王庆贺，张沣，刘冲冲，周斌，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。