阵列基板以及阵列基板的制作方法技术

一种阵列基板以及一种阵列基板的制作方法。所述阵列基板包括基板、多个薄膜晶体管设置于所述基板上、以及平坦化层覆盖所述多个薄膜晶体管并填充于所述多个薄膜晶体管与所述基板之间所形成的区域。

Fabrication of Array Substrate and Array Substrate

【技术实现步骤摘要】
阵列基板以及阵列基板的制作方法
本揭示涉及显示
，特别涉及一种阵列基板以及一种阵列基板的制作方法。
技术介绍
液晶显示屏(LiquidCrystalDisplay,LCD)是目前显示器的主流，但是其光线利用率长久以来不易提升，透光率有限。采用低温多晶硅(LowTemperaturePoly-Silicon,LTPS)技术制作薄膜晶体管的通道，因为其载子迁移率较高而可获得较高的电流，相应的可缩小薄膜晶体管的尺寸而增加每个子像素的透光区域面积，但是提高的透光率仍有限。
技术实现思路
为解决上述技术问题，本揭示的一目的在于提供一种阵列基板以及一种阵列基板的制作方法，通过挖除薄膜晶体管之间的多个无机绝缘层以降低层间的光线吸收、反射、折射或散射作用，提高透光率。为达成上述目的，本揭示提供一种阵列基板，包括基板、多个薄膜晶体管设置于所述基板上、以及平坦化层覆盖所述多个薄膜晶体管并填充于所述多个薄膜晶体管与所述基板之间所形成的区域。于本揭示一实施例的阵列基板，其中，所述薄膜晶体管包括钼遮光层设置于所述基板上、缓冲层包覆于所述钼遮光层上、主动层设置于所述缓冲层上、栅极绝缘层包覆于所述主动层上、图案化栅极层设置于所述栅极绝缘层上、层间绝缘层包覆于所述图案化栅极层上、以及源/漏极层设置于所述层间绝缘层上并透过第一通道层接于所主动层。于本揭示一实施例的阵列基板，还包括透明共导电层设置于所述平坦化层上、钝化层设置于所述透明共导电层上、以及透明画素电极设置于所述钝化层上。于本揭示一实施例的阵列基板，其中，所述平坦化层与所述透明共导电层之间更包括图案化金属层及绝缘层。于本揭示一实施例的阵列基板，其中，所述主动层更包括多晶硅层、位于所述多晶硅层两侧的轻掺杂区、以及与所述轻掺杂区相接的重掺杂区。本揭示还提供一种阵列基板的制作方法，包括下列步骤：提供一完成源/漏极层的阵列基板；使用半色调光罩显影制程形成一图案化光阻层覆盖于所述阵列基板上；蚀刻所述源/漏极层；蚀刻所述层间绝缘层、栅极绝缘层以及所述缓冲层；对所述图案化光阻层进行灰化处理；对所述源/漏极层进行第二次蚀刻以形成图案化源/漏极层；以及形成平坦化层覆盖于所述阵列基板上。于本揭示一实施例的阵列基板的制作方法，还包括：于所述平坦化层上形成一透明共导电层；于所述透明共导电层上形成一钝化层；以及于所述钝化层上形成一透明画素电极。于本揭示一实施例的阵列基板的制作方法，其中，所述提供一完成源/漏极层的阵列基板的步骤包括：提供一基板；于所述基板上制作图案化钼遮光层；于所述图案化钼遮光层上覆盖缓冲层；于所述缓冲层上制作图案化主动层；于所述图案化主动层覆盖栅极绝缘层；于所述栅极绝缘层上制作图案化栅极层；于所述图案化栅极层上覆盖层间绝缘层；以及于所述层间绝缘层上制作源/漏极层。于本揭示一实施例的阵列基板的制作方法，其中，图案化主动层包括多晶硅材料。于本揭示一实施例的述的阵列基板的制作方法，其中，所述所述图案化主动层包括多晶硅层、位于所述多晶硅层两侧的轻掺杂区以及位于所述轻掺杂区两侧的重掺杂区。由于本揭示的实施例的阵列基板以及阵列基板的制作方法中，所述薄膜晶体管与所述基板之间的缓冲层、栅极绝缘层、层间绝缘层被挖除、改以平坦化层填充于所述多个薄膜晶体管与所述基板之间所形成的区域，因此可以以降低层间的光线吸收、反射、折射或散射作用，提高透光率。为让本揭示的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：【附图说明】图1显示根据本揭示的一实施例的阵列基板的结构示意图；图2显示根据本揭示的一实施例的阵列基板的结构示意图；图3显示根据本揭示的一实施例的阵列基板的制作方法的流程示意图；图4显示根据本揭示的一实施例的提供一完成源/漏极层的阵列基板的步骤的流程示意图；图5显示根据本揭示的一实施例的提供一完成源/漏极层的阵列基板的步骤的示意图；图6显示根据本揭示的一实施例的使用半色调光罩显影制程形成一图案化光阻层覆盖于所述阵列基板上的步骤的示意图；图7显示根据本揭示的一实施例的蚀刻所述源/漏极层的步骤的示意图；图8显示根据本揭示的一实施例的蚀刻所述层间绝缘层、栅极绝缘层以及所述缓冲层的步骤的示意图；图9显示根据本揭示的一实施例的阵列基板的制作方法的步骤示意图；以及图10显示根据本揭示的一实施例的阵列基板的制作方法的步骤示意图。【具体实施方式】为了让本揭示的上述及其他目的、特征、优点能更明显易懂，下文将特举本揭示优选实施例，并配合所附图式，作详细说明如下。再者，本揭示所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧层、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本揭示，而非用以限制本揭示。在图中，结构相似的单元是以相同标号表示。参照图1，本揭示提供一种阵列基板1000，包括基板100、多个薄膜晶体管(ThinFilmTransistor,TFT)200设置于所述基板100上、以及平坦化层(PlanarizationLayer,PLN)300覆盖所述多个薄膜晶体管200并填充于所述多个薄膜晶体管200与所述基板100之间所形成的区域。参照图1，于本揭示一实施例的阵列基板1000，其中，所述薄膜晶体管200包括钼(Molybdenum,Mo)遮光层10设置于所述基板上、缓冲层(BufferLayer,BL)20包覆于所述钼遮光层10上、主动层30设置于所述缓冲层20上、栅极绝缘层(GateInsulator,GI)40包覆于所述主动层30上、图案化栅极(Gate)层50设置于所述栅极绝缘层40上、层间绝缘层(InterLayerDielectric,ILD)60包覆于所述图案化栅极层50上、以及源/漏极(Source/Drain)层70设置于所述层间绝缘层60上并透过第一通道电层Via_1接于所主动层30。参照图1，于本揭示一实施例的阵列基板1000，还包括透明共(Common)导电层400设置于所述平坦化层300上、钝化层(PassivationLayer,PV)500设置于所述透明共导电层400上、以及透明画素电极600设置于所述钝化层500上。具体的，所述透明共导电层400的材料可为氧化铟锡(IndiumTinOxide,ITO)。所述透明画素电极600的材料可为氧化铟锡(IndiumTinOxide,ITO)。具体的，所述透明共导电层400透过第二通道层Via_2与所述源/漏极层70电连接。所述透明画素电极600透过第三通道层Via_3及第二通道层Via_2与所述源/漏极层70电连接。参照图2，于本揭示一实施例的阵列基板1000’，其中，所述平坦化层300与所述透明共导电层400之间更包括图案化金属层(MetalLayer)700及绝缘层(InsulatorLayer,IL)800。具体的，所述图案化金属层700位于所述钼遮光层10上方，以避免影响透光率或造成光线散射。具体的，所述透明共导电层400可作为内嵌式触控面板的共电极，所述图案化金属层700与所述图案化栅极(Gate)层50之间有一些距离以避免讯号间的串扰。参照图1，于本揭示一实施例的阵列基板1000，其中，本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：基板；多个薄膜晶体管设置于所述基板上；以及平坦化层覆盖所述多个薄膜晶体管并填充于所述多个薄膜晶体管与所述基板之间所形成的区域。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：基板；多个薄膜晶体管设置于所述基板上；以及平坦化层覆盖所述多个薄膜晶体管并填充于所述多个薄膜晶体管与所述基板之间所形成的区域。2.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管包括：钼遮光层设置于所述基板上；缓冲层包覆于所述钼遮光层上；主动层设置于所述缓冲层上；栅极绝缘层包覆于所述主动层上；图案化栅极层设置于所述栅极绝缘层上；层间绝缘层包覆于所述图案化栅极层上；以及源/漏极层设置于所述层间绝缘层上并透过第一通道层接于所主动层。3.如权利要求1所述的阵列基板，其特征在于，还包括：透明共导电层设置于所述平坦化层上；钝化层设置于所述透明共导电层上；以及透明画素电极设置于所述钝化层上。4.如权利要求3所述的阵列基板，其特征在于，所述平坦化层与所述透明共导电层之间更包括图案化金属层及绝缘层。5.如权利要求3所述的阵列基板，其特征在于，所述主动层更包括：多晶硅层；位于所述多晶硅层两侧的轻掺杂区；以及与所述轻掺杂区相接的重掺杂区。6.一种阵列基板的制作方法，其特征在于，包括下列步骤：提供一完成源/漏极层的阵列基板；使用半色调光罩显影制程形成一...

【专利技术属性】
技术研发人员：艾飞，宋德伟，尹国恒，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42