使用片上存储器进行总线编码制造技术

本文描述了各种另外的和替代的方面。在一些方面，本公开内容提供了一种在片上系统(SoC)的电子单元(EU)和动态随机存取存储器(DRAM)之间传送数据的方法。该方法包括在EU处编码数据。该方法包括生成用于解码EU处的所编码的数据的控制数据。该方法包括指导所编码的数据在DRAM中的存储。该方法包括指导控制数据在与DRAM分开的片上存储器中的存储，其中，片上存储器与EU相比处于相同的芯片上。

Bus Coding Using On-Chip Memory

【技术实现步骤摘要】
【国外来华专利技术】使用片上存储器进行总线编码相关申请的交叉引用本申请要求享受于2017年1月24日提交的美国申请No.15/413,697的优先权，该申请已转让给本申请的受让人，并且其全部内容通过引用并入本文。
本公开内容的教导总体上涉及在总线上传输数据，并且在特定的实施例中涉及在片上系统(SoC)应用中使用元数据和片上存储器来进行总线编码。
技术介绍
集成电路(例如，SoC)可以利用驻留在集成电路上的电子单元(EU)之间的片上总线互连。相应地，集成电路上的EU可以通过总线彼此耦合。“总线”可以包括用于耦合EU并在EU之间传送数据(例如比特)的信号导体或多个导体。“电子单元”可以包括电子电路，其通过一个或多个总线耦合到其它电子电路。例如，EU可以是微处理器、计算机、浮点协处理器、图形处理单元(GPU)、知识产权(IP)核心、处理单元、存储器、控制器等。EU可以通过数据总线被耦合到另一个EU。SoC可以包括通过一个或多个总线耦合的多个EU。这种互连的系统可以类似于具有通过针法而互连的不同的织物结构片(fabricpiece)的被褥，因此用以描述这种互连系统的通用术语是“织物结构(fabric)”。功耗的减少是电子系统的共同目标。例如，在电子系统的组件之间跨总线的数据传输可能消耗功率。因此降低跨总线的数据传输所消耗的这种功率可以降低电子系统中的总体功耗。例如，降低用于在片上系统(SoC)应用中通过总线的数据传输的功率可以降低由SoC消耗的总体功率。
技术实现思路
以下呈现对本公开内容的一个或多个方面的简化概述，以便提供对这些方面的基本理解。本概述不是本公开内容的所有预期特征的泛泛概述，并且既不旨在识别本公开内容的所有方面的关键或重要要素，也不旨在描绘本公开内容的任何或全部方面的范围。其唯一目的是以简化的形式呈现本公开内容的一个或多个方面的一些概念，作为稍后呈现的更详细描述的序言。在一些方面，本专利技术提供一种在片上系统(SoC)的电子单元(EU)与动态随机存取存储器(DRAM)之间传送数据的方法。该方法包括在EU处编码数据。所述方法包括生成用于解码所述EU处的所编码的数据的控制数据。所述方法包括指导所编码的数据在所述DRAM中的存储。所述方法包括指导所述控制数据在与所述DRAM分开的片上存储器中的存储，其中，所述片上存储器与所述EU相比处于相同的芯片上。在一些方面，本公开内容提供了片上系统(SoC)的电子单元(EU)。所述EU包括：总线编码组件，其被配置为编码数据以及生成用于解码所编码的数据的控制数据。所述EU还包括：总线协议转换组件，其被配置为指导所编码的数据在动态随机存取存储器(DRAM)中的存储。所述总线协议转换组件还被配置为指导所述控制数据在与所述DRAM分开的片上存储器中的存储，其中，所述片上存储器与所述EU相比处于相同的芯片上。在一些方面，本公开内容提供了片上系统(SoC)的电子单元(EU)。所述EU包括在所述EU处编码数据的单元。所述EU还包括用于生成用于解码所述EU处的所编码的数据的控制数据的单元。所述EU还包括用于指导所编码的数据在所述DRAM中的存储的单元。所述EU还包括用于指导所述控制数据在与所述DRAM分开的片上存储器中的存储的单元，其中，所述片上存储器与所述EU相比处于相同的芯片上。在一些方面，本公开内容提供了一种计算机可读介质，其上存储有用于使片上系统(SoC)的电子单元(EU)执行一种在所述EU与动态随机存取存储器(DRAM)之间传送数据的方法的指令。所述方法包括在EU处编码数据。所述方法包括生成用于解码所述EU处的所编码的数据的控制数据。所述方法包括指导所编码的数据在所述DRAM中的存储。所述方法包括指导所述控制数据在与所述DRAM分开的片上存储器中的存储，其中，所述片上存储器与所述EU相比处于相同的芯片上。在阅读下面的具体实施方式后，本专利技术的这些和其它方面将被更充分地加理解。在结合附图阅读本专利技术的具体示例性实施例的以下描述后，对于本领域普通技术人员而言，本专利技术的其它方面、特征和实施例将变得显而易见。尽管可以相对于下面的某些实施例和附图讨论本专利技术的特征，但是本专利技术的所有实施例可以包括在本文讨论的有利特征中的一个或多个。换句话说，尽管一个或多个实施例可以被讨论为具有特定的有利特征，但是根据在本文讨论的本专利技术的各种实施例也可以使用这样的特征中的一个或多个。以类似的方式，虽然示例性实施例可以在下面作为设备、系统或方法实施例来讨论，但是应当理解，可以在各种设备、系统和方法中实现这样的示例性实施例。附图说明为了实现通过其能够详细理解本公开内容的上述特征的方式，可以通过参照各方面来获得上面简要总结的更具体的描述，其中的一些方面在附图中示出。然而，要注意地是，附图仅示出了本公开内容的特定的典型方面，并因此不被认为是对其范围的限制，这是因为该描述可以适于其它等效的方面。图1是根据本公开内容的特定方面的采用片上系统(SoC)互连织物结构的示例性集成电路的图示。图2是根据本公开内容的特定方面的串行和并行总线配置的图示。图3示出了根据本公开内容的特定方面的包括用于在(例如，片上系统(SoC)的)电子单元(EU)和物理存储器之间传送数据的存储器系统的系统。图3A示出了根据本公开内容的特定方面的图3的EU的示例的框图。图3B示出了根据本公开内容的特定方面的图3的EU的示例的框图，该EU被配置为将与对压缩数据的编码有关的控制数据放置在与该压缩数据对应的元数据中。图3C示出了根据本公开内容的特定方面的包括用于在(例如，片上系统(SoC)的)电子单元(EU)和物理存储器之间传送数据的存储器系统的系统。图4图示了根据本公开内容的特定方面的用于在(例如，片上系统(SoC)的)电子单元(EU)和物理存储器之间传送数据的示例操作。图5示出了根据本公开内容的特定方面的用于在(例如，片上系统(SoC)的)电子单元(EU)和物理存储器之间传送数据的示例操作。具体实施方式下面结合附图阐述的具体实施方式旨在作为对各种配置的描述，而不旨在表示可以实行在本文描述的概念的唯一配置。具体实施方式包括目的用于提供对各种概念的透彻理解的具体细节。然而，对于本领域技术人员显而易见地是，可以在没有这些具体细节的情况下实行这些概念。在一些情况下，以框图形式示出公知的结构和组件，以避免混淆这样的概念。尽管本公开内容的教导是围绕集成电路(例如，SoC)来示出的，但是这些教导也适用于其它领域。所公开的教导不应被解释为限于SoC设计或所示出的实施例。所示出的实施例仅为用以描述及示出在本文公开的本专利技术教导的示例的工具。图1是根据本公开内容的特定方面的采用SoC互连织物结构143的示例性集成电路100的图示。示出的结构143包括通过总线123-133耦合的EU101-113。总线123-133以包括EU101-113之间的一个或多个比特的离散块(chunk)来发送和接收数据。总线事务可以依次传送连续的数据块。总线事务中的每个数据块可以被称为拍(beat)。拍是总线上最小的不可分割的数据传输。根据总线配置，每个拍可以传送一个或多个信息比特。在一些方面，EU可以通过分开的总线或共享的总线耦合在一起。图2是根据本公开内容的特定方面的串行和并行总线配置的图示。例如，总线2本文档来自技高网...

【技术保护点】
1.一种在片上系统(SoC)的电子单元(EU)和动态随机存取存储器(DRAM)之间传送数据的方法，所述方法包括：在所述EU处编码数据；生成用于解码所述EU处的所编码的数据的控制数据；指导所编码的数据在所述DRAM中的存储；以及指导所述控制数据在与所述DRAM分开的片上存储器中的存储，其中，所述片上存储器与所述EU相比处于相同的芯片上。

【技术特征摘要】
【国外来华专利技术】2017.01.24 US 15/413,6971.一种在片上系统(SoC)的电子单元(EU)和动态随机存取存储器(DRAM)之间传送数据的方法，所述方法包括：在所述EU处编码数据；生成用于解码所述EU处的所编码的数据的控制数据；指导所编码的数据在所述DRAM中的存储；以及指导所述控制数据在与所述DRAM分开的片上存储器中的存储，其中，所述片上存储器与所述EU相比处于相同的芯片上。2.根据权利要求1所述的方法，还包括：在所述EU处压缩所述数据，并且其中，所述控制数据是元数据的一部分。3.根据权利要求1所述的方法，其中，所述控制数据包括对是否已经向所述数据应用了总线反置的指示和应用于所述数据的编码的类型中的一者或多者。4.根据权利要求1所述的方法，还包括：指导从所述DRAM读取所编码的数据；以及指导从所述片上存储器读取所述控制数据，其中，所编码的数据在所述EU和所述DRAM之间的传输期间保持被编码。5.根据权利要求1所述的方法，其中，编码所述数据包括最小化所述数据的比特之间的汉明距离。6.根据权利要求1所述的方法，其中，指导所编码的数据在所述DRAM中的存储包括：指导所编码的数据向所述DRAM的写入事务，所述写入事务包括多个拍，并且其中，所述控制数据指示所述多个拍中的每个拍是否被编码。7.根据权利要求1所述的方法，其中，指导所编码的数据的存储包括：将所编码的数据转换成总线事务；以及通过总线接口将所述总线事务发送到系统存储器管理单元(SMMU)，其中，所述SMMU通过所述总线接口与DRAM控制器以接口进行连接，并且其中，所述DRAM控制器通过所述总线接口与所述DRAM以接口进行连接。8.一种片上系统(SoC)的电子单元(EU)，包括：总线编码组件，被配置为编码数据并生成用于解码所编码的数据的控制数据；以及总线协议转换组件，被配置为：指导所编码的数据在动态随机存取存储器(DRAM)中的存储；以及指导所述控制数据在与所述DRAM分开的片上存储器中的存储，其中，所述片上存储器与所述EU相比处于相同的芯片上。9.根据权利要求8所述的EU，还包括：带宽压缩组件，被配置为压缩所述数据，并且其中，所述总线协议转换组件还被配置为生成包括所述控制数据的元数据。10.根据权利要求8所述的EU，其中，所述控制数据包括对是否已经向所述数据应用了总线反置的指示和应用于所述数据的编码的类型中的一者或多者。11.根据权利要求8所述的EU，其中，所述总线协议转换组件还被配置为：指导从所述DRAM读取所编码的数据，其中，所编码的数据在所述EU和所述DRAM之间的传输期间保持被编码。12.根据权利要求8所述的EU，其中，编码所述数据包括最小化所述数据的比特之间的汉明距离。13.根据权利要求8所述的EU，其中，指导所编码的数据在所述DRAM中的存储包括：指导所编码的数据向所述DRAM的写入事务，所述写入事务包括多个拍，并且其中，所述控制数据指示所述多个拍中的每个拍是否被编码。14.根据权利要求8所述的EU，其中，指导所编码的数据的存储包括：将所编码的数据转换成总线事务；以及通过总线接口将所述总线事务发送到系统存储器管理单元(SMMU)，其中，所述SMMU通过所述总线接口与DRAM控制器以接口进行连接，并且其中，所述DRAM控制器通过所述总线接口与所述DRAM以接口进行连接。15.一种片上系统(S...

【专利技术属性】
技术研发人员：J·朱，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US