像素电路及其驱动方法、显示基板和显示装置制造方法及图纸

本公开提供了一种像素电路，包括：像素驱动电路和分流电路，像素驱动电路的电流输出端与发光器件的第一端、分流电路的第一信号输入端连接，分流电路的第一信号输出端与待充电像素电路连接；像素驱动电路与栅线和数据线连接，用于在数据写入阶段时响应于栅线所提供的栅极驱动信号的控制，接收数据线所提供的数据信号，并基于数据信号生成相应的驱动电流，且通过电流输出端输出驱动电流；分流电路与栅线和第一控制信号线，用于在数据写入阶段时响应于栅线的控制，接收第一控制信号线所提供的第一控制信号，并响应于第一控制信号的控制来控制第一信号输入端和第一信号输出端之间的通断。

Pixel Circuit and Its Driving Method, Display Substrate and Display Device

【技术实现步骤摘要】
像素电路及其驱动方法、显示基板和显示装置
本公开涉及显示
，特别涉及一种像素电路及其驱动方法、显示基板和显示装置。
技术介绍
电流型驱动发光器件凭借高效率、低功耗、高信赖性等优点，成为新一代显示技术的主流研究对象。然而，随着显示装置向高分辨率(如，8k分辨率以及更高分辨率)化发展，传统的用于驱动显示器件的像素电路无法适用。在一帧周期时长不变的情况下，随着分辨率的上升，单个像素电路的数据写入阶段的时长会缩短，即数据信号写入至像素电路的时长缩短，此时对于一些高电压值的数据信号难以完全写入，从而导致像素电路输出的驱动电流异常，进而导致发光器件发光异常。
技术实现思路
本公开旨在至少解决现有技术中存在的技术问题之一，提出了一种像素电路及其驱动方法、显示基板和显示装置。第一方面，本公开实施例提供了一种像素电路，包括：像素驱动电路和分流电路，所述像素驱动电路的电流输出端与发光器件的第一端、所述分流电路的第一信号输入端连接，所述分流电路的第一信号输出端与待充电像素电路连接；所述像素驱动电路与栅线和数据线连接，用于在数据写入阶段时响应于所述栅线所提供的栅极驱动信号的控制，接收所述数据线所提供的数据信号，并基于所述数据信号生成相应的驱动电流，且通过所述电流输出端输出所述驱动电流；所述分流电路与所述栅线和第一控制信号线连接，用于在所述数据写入阶段时响应于所述栅线的控制，接收所述第一控制信号线所提供的第一控制信号，并响应于所述第一控制信号的控制来控制所述第一信号输入端和所述第一信号输出端之间的通断；其中，当所述分流电路接收到的所述第一控制信号处于有效电平状态时，所述分流电路将所述第一信号输入端和所述第一信号输出端之间导通，以将所述驱动电流进行分流，并将分流电流输出至所述待充电像素电路。在一些实施例中，所述分流电路包括：第一写入子电路、输出子电路和复位子电路，所述第一写入子电路、输出子电路和复位子电路连接于预充控制节点；所述第一写入子电路与所述栅线和所述第一控制信号线连接，用于在所述数据写入阶段时响应于所述栅极驱动信号的控制，将所述第一控制信号写入至所述预充控制节点；所述输出子电路与所述第一信号输入端、所述第一信号输出端连接，用于在所述数据写入阶段时响应于预充控制节点处电信号的控制，来控制所述第一信号输入端和所述第一信号输出端之间的通断；其中，当所述预充控制节点处的电信号处于有效电平状态时，所述输出子电路将所述第一信号输入端和所述第一信号输出端之间导通；当所述预充控制节点处的电信号处于非有效电平状态时，所述输出子电路将所述第一信号输入端和所述第一信号输出端之间断路；所述复位子电路与第一电源端和第二控制信号线连接，用于在所述数据写入阶段结束之后响应于所述第二控制信号线所提供的第二控制信号的控制，将所述第一电源端提供的处于非有效电平状态的第一电压写入至所述预充控制节点。在一些实施例中，所述第一写入子电路包括：第一晶体管；所述第一晶体管的控制极与所述栅线连接，所述第一晶体管的第一极与所述第一控制信号线连接，所述第一晶体管的第二极与所述预充控制节点连接。和/或，所述输出子电路包括：第二晶体管和第一电容；所述第二晶体管的控制极与所述预充控制节点连接，所述第二晶体管的第一极与所述第一信号输入端连接，所述第二晶体管的第二极与所述第一信号输出端连接；所述第一电容的第一端与所述预充控制节点连接，所述第一电容的第二端接地或与第二电源端连接。和/或，所述复位子电路包括：第三晶体管；所述第三晶体管的控制极与所述第二控制信号线连接，所述第三晶体管的第一极与所述预充控制节点连接，所述第三晶体管的第二极与所述第一电源端连接。在一些实施例中，所述像素驱动电路包括：第二写入子电路和驱动子电路，所述第二写入子电路与所述驱动电路连接于驱动控制节点；所述第二写入电路与所述栅线、所述数据线连接，用于在所述数据写入阶段时响应于所述栅极驱动信号的控制，将所述数据信号写入至所述驱动控制节点；所述驱动子电路用于响应于驱动控制节点处的电信号的控制，生成相应的驱动电流，通过所述电流输出端输出所述驱动电流。在一些实施例中，第二写入子电路包括：第四晶体管；所述第四晶体管的控制极与所述栅线连接，所述第四晶体管的第一极与所述数据线连接，所述第四晶体管的第二极与所述驱动控制节点连接；和/或，所述驱动子电路包括：驱动晶体管和第二电容；所述驱动晶体管的控制极与所述驱动控制节点连接，所述驱动晶体管的第一极与第三电源端连接，所述驱动晶体管第二极与所述电流输出端连接；所述第二电容的第一端与所述驱动控制节点连接，所述第二电容的第二端与第四电源端连接。在一些实施例中，还包括：发光控制电路，所述发光控制电路设置在所述电流输出端与发光器件的第一端之间，所述发光控制电路的第二信号输入端与所述电流输出端和所述第一信号输入端连接，所述发光控制电路的第二信号输出端与所述发光器件的第一端连接；所述发光控制电路与发光控制信号线连接，用于在所述数据写入阶段时响应于所述发光控制信号线所提供的发光控制信号的控制，将所述第二信号输入端和所述第二信号输出端之间断路；以及，用于在所述数据写入阶段结束之后响应于所述发光控制信号的控制，将所述第二信号输入端和所述第二信号输出端之间导通。在一些实施例中，所述发光控制电路包括：第五晶体管；所述第五晶体管的控制极与所述发光控制信号线连接，所述第五晶体管的第一极与所述第二信号输入端连接，所述第五晶体管的第二极与所述第二信号输出端连接。第二方面，本公开实施例还提供了一种显示基板，包括：呈阵列排布的像素电路，所述像素电路采用上述任一所述的像素电路。在一些实施例中，除位于最后一行的所述像素电路之外，对于位于其他行的任意一个像素电路，该像素电路内的所述第一信号输出端所连接的待充电像素电路为位于该像素电路的下一行中的像素电路，该像素电路内的所述复位子电路所连接的所述第二控制信号线为位于该像素电路的下一行的像素电路所对应的栅线；位于同一列的所述像素电路连接同一所述第一控制信号线，位于不同列的所述像素电路连接不同所述第一控制信号线。第三方面，本公开实施例还提供了一种显示装置，包括：前述任一所述的显示基板。第四方面，本公开实施例还提供了一种像素驱动方法，所述像素驱动方法基于前述任一所述的像素电路，所述像素驱动方法包括：在数据写入阶段，所述像素驱动电路根据接收到的所述数据信号生成相应的驱动电流，并通过所述电流输出端输出所述驱动电流；所述分流电路接收所述第一控制信号，并响应于所述第一控制信号的控制来控制所述第一信号输入端和所述第一信号输出端之间的通断；其中，当所述第一控制信号处于有效电平状态时，所述分流电路将所述第一信号输入端和所述第一信号输出端之间导通，以将所述驱动电流进行分流，并将分流电流输出至所述待充电像素电路。附图说明图1为本公开实施例提供的一种像素电路的电路结构示意图；图2为本公开实施例提供的另一种像素电路的结构示意图；图3为图2所示像素电路的一种工作时序图；图4为本公开实施例提供的又一种像素电路的结构示意图；图5为图4所示像素电路的一种工作时序图；图6为本公开实施例提供的一种显示基板的电路结构示意图。具体实施方式为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图对本公开提供本文档来自技高网...

【技术保护点】
1.一种像素电路，其特征在于，包括：像素驱动电路和分流电路，所述像素驱动电路的电流输出端与发光器件的第一端、所述分流电路的第一信号输入端连接，所述分流电路的第一信号输出端与待充电像素电路连接；所述像素驱动电路与栅线和数据线连接，用于在数据写入阶段时响应于所述栅线所提供的栅极驱动信号的控制，接收所述数据线所提供的数据信号，并基于所述数据信号生成相应的驱动电流，且通过所述电流输出端输出所述驱动电流；所述分流电路与所述栅线和第一控制信号线连接，用于在所述数据写入阶段时响应于所述栅线的控制，接收所述第一控制信号线所提供的第一控制信号，并响应于所述第一控制信号的控制来控制所述第一信号输入端和所述第一信号输出端之间的通断；其中，当所述分流电路接收到的所述第一控制信号处于有效电平状态时，所述分流电路将所述第一信号输入端和所述第一信号输出端之间导通，以将所述驱动电流进行分流，并将分流电流输出至所述待充电像素电路。

【技术特征摘要】
1.一种像素电路，其特征在于，包括：像素驱动电路和分流电路，所述像素驱动电路的电流输出端与发光器件的第一端、所述分流电路的第一信号输入端连接，所述分流电路的第一信号输出端与待充电像素电路连接；所述像素驱动电路与栅线和数据线连接，用于在数据写入阶段时响应于所述栅线所提供的栅极驱动信号的控制，接收所述数据线所提供的数据信号，并基于所述数据信号生成相应的驱动电流，且通过所述电流输出端输出所述驱动电流；所述分流电路与所述栅线和第一控制信号线连接，用于在所述数据写入阶段时响应于所述栅线的控制，接收所述第一控制信号线所提供的第一控制信号，并响应于所述第一控制信号的控制来控制所述第一信号输入端和所述第一信号输出端之间的通断；其中，当所述分流电路接收到的所述第一控制信号处于有效电平状态时，所述分流电路将所述第一信号输入端和所述第一信号输出端之间导通，以将所述驱动电流进行分流，并将分流电流输出至所述待充电像素电路。2.根据权利要求1所述的像素电路，其特征在于，所述分流电路包括：第一写入子电路、输出子电路和复位子电路，所述第一写入子电路、输出子电路和复位子电路连接于预充控制节点；所述第一写入子电路与所述栅线和所述第一控制信号线连接，用于在所述数据写入阶段时响应于所述栅极驱动信号的控制，将所述第一控制信号写入至所述预充控制节点；所述输出子电路与所述第一信号输入端、所述第一信号输出端连接，用于在所述数据写入阶段时响应于预充控制节点处电信号的控制，来控制所述第一信号输入端和所述第一信号输出端之间的通断；其中，当所述预充控制节点处的电信号处于有效电平状态时，所述输出子电路将所述第一信号输入端和所述第一信号输出端之间导通；当所述预充控制节点处的电信号处于非有效电平状态时，所述输出子电路将所述第一信号输入端和所述第一信号输出端之间断路；所述复位子电路与第一电源端和第二控制信号线连接，用于在所述数据写入阶段结束之后响应于所述第二控制信号线所提供的第二控制信号的控制，将所述第一电源端提供的处于非有效电平状态的第一电压写入至所述预充控制节点。3.根据权利要求2所述的像素电路，其特征在于，所述第一写入子电路包括：第一晶体管；所述第一晶体管的控制极与所述栅线连接，所述第一晶体管的第一极与所述第一控制信号线连接，所述第一晶体管的第二极与所述预充控制节点连接；和/或，所述输出子电路包括：第二晶体管和第一电容；所述第二晶体管的控制极与所述预充控制节点连接，所述第二晶体管的第一极与所述第一信号输入端连接，所述第二晶体管的第二极与所述第一信号输出端连接；所述第一电容的第一端与所述预充控制节点连接，所述第一电容的第二端接地或与第二电源端连接；和/或，所述复位子电路包括：第三晶体管；所述第三晶体管的控制极与所述第二控制信号线连接，所述第三晶体管的第一极与所述预充控制节点连接，所述第三晶体管的第二极与所述第一电源端连接。4.根据权利要求1所述的像素电路，其特征在于，所述像素驱动电路包括：第二写入子电路和驱动子电路，所述第二写入子电路与所述驱动电路连接于驱动控制节点；所述第二写入电路与所述栅线、所述数据线连接，...

【专利技术属性】
技术研发人员：杨明，张粲，杨盛际，王维海，玄明花，陈小川，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11