具有改良感测的磁电阻内存结构及相关感测方法技术

本发明专利技术涉及具有改良感测的磁电阻内存结构及相关感测方法，其中，一种磁电阻内存(MRM)结构包括源极线与包括源极区及漏极区的第一晶体管。该源极线电气连接至该第一晶体管的该源极区。该MRM结构进一步包括MRM单元，该MRM单元包括与MRM磁性穿隧接面(MTJ)电气串联的MRM晶体管。该MRM晶体管电气连接至该第一晶体管的该漏极区，致使该MRM单元与该第一晶体管电气串联。另外，该MRM结构进一步包括电气连接至该第一晶体管与该MRM晶体管的中点节点的电压放大器，电气连接至该电压放大器的感测放大器，且电气连接至该MRM单元的该MRM MTJ的位线。

Memory structure of magnetoresistance with improved sensing and related sensing methods

【技术实现步骤摘要】
具有改良感测的磁电阻内存结构及相关感测方法
本揭示内容大体有关于用在集成电路的磁电阻内存(magneto-resistivememory；MRM)结构，且有关使用此类MRM结构的方法。更特别的是，本揭示内容有关于在低读取电压具有改良感测的MRM结构及相关感测方法。
技术介绍
MRM是一种受人注目的内存技术，其提供非易失性、高效能及高耐久性。除了本领域所熟知的以外，MRM结构还包括，例如，自旋扭力转移式磁电阻随机存取内存(STT-MRAM)、压控磁性非等向性磁电阻随机存取内存(VCMA-MRAM)及自旋轨道扭力式磁电阻随机存取内存(SOT-MRAM)。不论特定的类型如何，参考图1，MRM单元100包括与MRM场效应晶体管(FET)102(以下称为MRM晶体管103)串联的MRM磁性穿隧接面(MTJ)101。MRMMTJ101包括磁性固定或针扎层(pinnedlayer)111(其为设定成特定极性的永久磁铁)、磁性自由层112(具有可变极性)以及穿隧阻障层(tunnelbarrierlayer)113(使固定层111与自由层112分离)。当MRMMTJ101处于平行状态(层111及112有相同的极性)时，MRM单元100表示逻辑零(0)。当MRMMTJ101处于反平行状态(层111及112有相反的极性)时，MRM单元100表示逻辑壹(1)。MRM晶体管102包括半导体衬底121，设置在衬底121中的离子掺杂MRM源极、漏极区122、123，以及在MRM源极、漏极区122、123之间上覆衬底121的导电栅极124。施加至栅极124的控制电压控制在MRM源极、漏极区122、123之间的底下沟道125通过的电流流量。控制电压由字线(WL)131施加至栅极124。源极线(SL)132电气连接至MRM源极区122。位线(BL)133电气连接至MRMMTJ101，MRMMTJ101接着电气连接至MRM漏极区123。在集成电路上的内存阵列中，SL132可如此连接至多个MRM晶体管102，以及BL133可如此连接至多个MRMMTJ101。在BL133上选择一记忆单元100通过开启它的WL131。当从BL133到SL132横跨单元100有相对大的电压(例如，约400mV或更大)时，选定单元的MTJ101被写成取决于此电压(BL133高位对SL132高位)的极性的特定状态。当单元100处于逻辑零(0)或平行状态时，它的MTJ电阻(R0)低于在单元100处于逻辑壹(1)或反平行状态(R1)时的。选定单元100的读取可通过感测从BL133到SL132的电阻来实施。在有些装置中，为了区别写入及读取操作以及避免在读取操作期间不慎干扰单元100，“感测”或“读取”电压可能低于写入电压，然而在其他装置中，它不需要较低。不过，随机装置差异(例如，尺寸及其他参数)可能导致R0及R1的对应差异。因此，对于有些MRMMTJ101，用于特定装置的R0及R1的实际分布实际上可能重迭。在此情形下，可能难以准确地读取记忆单元100的状态。因此，最好提供在低读取电压具有改良感测的MRM结构及相关感测方法。此外，由以下结合附图、上述“
”及“
技术介绍
”的详细说明及随附权利要求书可明白本揭示内容的其他合意特征及特性。
技术实现思路
在一示范具体实施例中，一种磁电阻内存结构，包括源极线与包括源极区及漏极区的第一晶体管。该源极线电气连接至该第一晶体管的该源极区。该MRM结构进一步包括MRM单元，其包括与MRM磁性穿隧接面电气串联的MRM晶体管。该MRM晶体管电气连接至该第一晶体管的该漏极区，致使该MRM单元与该第一晶体管电气串联。另外，该MRM结构进一步包括电气连接至该第一晶体管与该MRM晶体管的中点节点(mid-pointnode)的电压放大器，电气连接至该电压放大器的感测放大器，以及电气连接至该MRM单元的该MRMMTJ的位线。在另一示范具体实施例中，一种磁电阻内存结构，包括源极线与包括源极区及漏极区的第一晶体管。该源极线电气连接至该第一晶体管的该源极区。该MRM结构进一步包括与该第一晶体管电气串联的一参考磁性穿隧接面。该参考MTJ电气连接至该第一晶体管的该漏极区。该MRM结构进一步包括MRM单元，包括与MRMMTJ电气串联的MRM晶体管。该MRM晶体管电气连接至该参考MTJ，致使该MRM单元与该第一晶体管及该参考MTJ电气串联。另外，该MRM结构包括电气连接至该第一晶体管与该MRM晶体管的中点节点的电压放大器，电气连接至该电压放大器的感测放大器，以及电气连接至该MRM单元的该MRMMTJ的位线。又在另一示范具体实施例中，一种用于感测磁电阻内存结构的记忆状态的方法包括下列步骤：产生横跨该MRM结构的电压。该MRM结构包括与MRM单元电气串联的第一晶体管。该MRM单元包括MRM晶体管与MRM磁性穿隧接面。由此在该第一晶体管与该MRM单元之间的中点节点处产生中点电压(mid-pointvoltage)。该方法进一步包括下列步骤：放大该中点电压以产生放大电压且感测该放大电压以判定该MRM结构的记忆状态。本文提及的方法步骤并非意图排除在一具体实施例中可能是合适的其他未提及步骤。提供此
技术实现思路
以用简化的形式来介绍所选择的观念，该观念在以下“具体实施方式”段落中有进一步的描述。此
技术实现思路
并非旨在识别所主张的目标的关键特征或基本特征，也非旨在用作决定所主张的目标的辅助内容。附图说明以下将结合附图来描述本揭示内容，其中类似的组件用相同的附图标记表示，以及其中：图1为传统MRM单元的结构图；图2A根据本揭示内容的一具体实施例图标MRM结构的设计；图2B为对应至图2A的MRM结构设计的电路图；图3A根据本揭示内容的另一具体实施例图标MRM结构的设计；图3B为对应至图3A的MRM结构设计的电路图；以及图4的方块流程图根据本揭示内容的各种具体实施例图示用于感测磁电阻内存结构的记忆状态的方法。具体实施方式以下的详细说明在本质上只是用来图解说明而非旨在限制专利目标的具体实施例或此类具体实施例的应用及用途。此外，希望不受明示或暗示于“
”、“
技术介绍
”、“
技术实现思路
”或“具体实施方式”之中的理论约束。本揭示内容的具体实施例大体针对在低读取电压具有改良感测的MRM结构及相关感测方法。在揭示的具体实施例中，电阻串联式分压器(resistiveseriesvoltagedivider)的建立通过放置晶体管或晶体管及参考MTJ于源极线与MRM单元(或MRM单元阵列)之间。该电阻串联式分压器把施加横跨该位线及源极线的读取电压分成横跨该晶体管的第一电压与横跨该MRM单元的第二电压，两者总合为读取电压。对于给定的读取电压，取决于MRM单元在R0还是R1，第一及第二电压的相对大小会不同，因为电压与电阻成正比。因此有可能感测在中点节点(亦即，在晶体管与MRM单元之间)的电压以判定MRM单元的状态。在低读取电压时，相比于R1，当MRM单元在R0时，在中点节点的电压差可能同样很小。因此，在揭示的具体实施例中，电压放大器用来放大感测前的中点节点电压，由此，相比于能够更准确地感测的R1，当MRM单元在R0时，建立较大的电压差。包括MRM单元(或MRM单元阵列)的揭示MRM结构可形成集成电路的一本文档来自技高网...

【技术保护点】
1.一种磁电阻内存(MRM)结构，包含：源极线；第一晶体管，包含源极区与漏极区，其中，该源极线电气连接至该第一晶体管的该源极区；MRM单元，包含与MRM磁性穿隧接面(MTJ)电气串联的MRM晶体管，其中，该MRM晶体管电气连接至该第一晶体管的该漏极区，致使该MRM单元与该第一晶体管电气串联；电压放大器，电气连接至该第一晶体管与该MRM晶体管的中点节点；感测放大器，电气连接至该电压放大器；以及位线，电气连接至该MRM单元的该MRM MTJ。

【技术特征摘要】
2018.02.06 US 15/889,3691.一种磁电阻内存(MRM)结构，包含：源极线；第一晶体管，包含源极区与漏极区，其中，该源极线电气连接至该第一晶体管的该源极区；MRM单元，包含与MRM磁性穿隧接面(MTJ)电气串联的MRM晶体管，其中，该MRM晶体管电气连接至该第一晶体管的该漏极区，致使该MRM单元与该第一晶体管电气串联；电压放大器，电气连接至该第一晶体管与该MRM晶体管的中点节点；感测放大器，电气连接至该电压放大器；以及位线，电气连接至该MRM单元的该MRMMTJ。2.如权利要求1所述的MRM结构，另外包含：另一MRM单元，包含与另一MTJ电气串联的另一MRM晶体管，其中，该另一MRM晶体管电气连接至该第一晶体管的该漏极区，致使该另一MRM单元与该第一晶体管电气串联，其中，该电压放大器另外与该另一MRM单元电气并联，以及其中，该位线电气连接至该另一MRM单元的该另一MTJ。3.如权利要求1所述的MRM结构，其中，该MRM单元由下列各物组成的群组选出：自旋扭力转移式磁电阻随机存取内存(STT-MRAM)单元、压控磁性非等向性磁电阻随机存取内存(VCMA-MRAM)单元、及自旋轨道扭力式磁电阻随机存取内存(SOT-MRAM)单元。4.如权利要求1所述的MRM结构，其中，该电压放大器包含互补金属氧化物半导体(CMOS)反相器。5.如权利要求1所述的MRM结构，其中，该电压放大器包含金属氧化物半导体场效应晶体管(MOSFET)。6.如权利要求1所述的MRM结构，其中，该MRMMTJ包含固定层、自由层、及设置在该固定层与该自由层之间的穿隧阻障层。7.如权利要求1所述的MRM结构，其中，该MRM晶体管包含MRM源极区与MRM漏极区，以及其中，该第一晶体管电气连接至该MRM源极区且该MRMMTJ电气连接至该MRM漏极区。8.如权利要求1所述的MRM结构，其中，该MRM晶体管包含MRM栅极电极，以及其中，该MRM结构另外包含电气连接至该MRM栅极电极的字线。9.如权利要求1所述的MRM结构，其中，该第一晶体管与该MRM单元电气串联组合形成电阻串联式分压器。10.一种集成电路，包含如权利要求1所述的MRM结构。11.一种磁电阻内存(MRM)结构，包含：源极线；第一晶体管，包含一源极区与一漏极区，其中，该源极线电气连接至该第一晶体管的该源极区；参考磁性穿隧接面(MT...

【专利技术属性】
技术研发人员：阿希尔斯·加史瓦，阿乔伊·P·雅各布，毕尔·C·保罗，威廉·泰勒，岑柏湛，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY