使用动态冗余寄存器将数据写入存储器设备的方法技术

公开了用于设备使用的动态冗余寄存器。所述动态冗余寄存器允许所述设备的存储体在高写错误率(WER)的情况下操作。将第一级冗余寄存器(e1寄存器)耦合到所述存储体。所述e1寄存器可存储已经验证失败或者未进行验证的数据字。所述e1寄存器将数据字传送到另一动态冗余寄存器(e2寄存器)。在进行预定次数的重写尝试之后，所述e1寄存器可以将未能写入的数据字传送到存储体。所述e1寄存器还可以在断电的情况下传送数据字。

A Method of Writing Data to Memory Devices Using Dynamic Redundant Registers

【技术实现步骤摘要】
【国外来华专利技术】使用动态冗余寄存器将数据写入存储器设备的方法
本专利文件涉及添加到设备的寄存器，更具体地，涉及添加到随机存取存储器(RAM)的寄存器。本文描述的方法和设备在自旋转移力矩磁存储器(STT-MRAM)设备中尤其有用。
技术介绍
磁阻随机存取存储器(“MRAM”)是一种通过磁存储元件存储数据的非易失性存储器技术。这些磁存储元件是两个铁磁板或电极，它们可以保持磁场并由非磁性材料隔开，例如非磁性金属或绝缘体。通常，其中一个板具有其磁化固定(即，“参考层”)，这意味着该层具有比另一层更高的矫顽力(coercivity)并且需要更大的磁场或自旋极化电流来改变其磁化取向。第二板通常称为自由层，并且其磁化方向可以通过相对于参考层较小的磁场或自旋极化电流来改变。MRAM器件通过改变自由层的磁化取向来存储信息。具体地，基于自由层相对于参考层是平行对齐还是反平行对齐，可以在每个MRAM单元(ce1l)中存储“1”或“0”。由于自旋极化电子隧穿效应，单元的电阻由于两层的磁化取向而改变。对于平行和反平行状态，单元的电阻将不同，因此单元的电阻可用于区分“1”和“0”。MRAM器件通常被认为是非易失性存储器设备，因为它们即使在断电时也能保持信息。两个板的横向尺寸可以是亚微米，并且磁化方向相对于热波动仍然可以是稳定的。MRAM器件被认为是适用于各种存储器应用的下一代结构。基于自旋力矩转移切换的MRAM产品已经进入大型数据存储设备。自旋转移力矩磁随机存取存储器(“STT-MRAM”)具有固有的随机写机制，其中在任何给定的写周期上位具有一定的写失败概率。写失败通常是随机的，并且具有特征故障率。高的写错误率(WER)可能使存储器不可靠。在存储器设备中，尤其是STT-MRAM中，用于验证和重写数据字(datawords)的方法和系统是有益的。
技术实现思路
及可申报的主题在一实施例中，公开了一种具有动态冗余寄存器的设备。在一个方面，提供了一种包括随机存取存储器(RAM)设备的存储器设备，并且具体地是STT-MRAM设备。本公开提供了备用动态冗余寄存器，其允许设备在高的写错误率(WER)下操作。动态冗余寄存器允许对未能正确写入存储体(memorybank)的数据字进行验证、重写和重定位，通常不会丢失对吞吐量、速度或对随机访问寻址的限制。在一个方面，本公开教导了一种耦合到e1寄存器的存储体。e1寄存器耦合到e2寄存器。e1寄存器存储要验证或重写到存储体的数据字。e1寄存器还存储存储体内数据字的关联地址。可以针对存储体内关联地址处的存储体中的数据字来验证e1寄存器中的数据字。如果系统写操作在存储体上失败，则可以通过将数据字从e1寄存器写入存储体来尝试重写操作。系统写操作失败的事实可以通过验证操作来确定。可以根据需要多次尝试从e1寄存器到存储体的重写操作以成功完成写操作，或者可以根本不尝试。在一个示例中，可以基于与重写尝试相关联的一个或更多个控制位来配置重写操作的数量。在一个方面，重写操作的数量可以基于每个存储体或基于存储体的每个部分来配置。这些控制位可以存储在e1寄存器中并与特定数据字相关联以及酌情进行通信和更新。在一个方面，可以仅在存储体空闲时(即，对该存储体没有写或读操作)尝试重写操作。通过这种方式，重写操作可以是透明的，并且没有传入系统读取和系统写操作的延迟。在从e1寄存器进行所需次数(0到n)的重写尝试之后，存储器设备将数据字从e1寄存器移动(重新定位)到e2寄存器。存储器设备还可以将存储体内数据字的关联地址从e1寄存器移动到e2寄存器。在一个实施例中，重写操作可以仅发生一次从e1寄存器到存储体。如果重写操作失败，则然后存储器设备将数据字和关联地址从e1寄存器重新定位到e2寄存器。尽管参考一个存储体和两个动态冗余寄存器进行了解释，但也可以使用一个或更多个存储体和两个或更多个动态冗余寄存器。通常，第一级动态冗余寄存器(e1寄存器)可以以存储体的时钟周期速度操作(一些操作可以以存储体的时钟周期速度操作，而其他操作可以独立地发生或者发生多倍存储体时钟周期速度)。e1寄存器可以是非易失性的或易失性的，并且通常可以包括SRAM。e1寄存器还可以包括内容可寻址存储器(CAM)阵列，其允许减小e1寄存器的大小。在一个实施例中，e1寄存器可以是比最后一级寄存器更高速、更小的寄存器。通常，最后一级动态冗余寄存器(e2寄存器)可以以主存储体的时钟周期速度操作(一些操作可以以存储体的时钟周期速度操作，而其他操作可以独立地发生或者发生多倍存储体时钟周期速度)。最后一级可以是非易失性的或易失性的，并且通常可以包括MRAM。e2寄存器还可以包括CAM。最后一级动态寄存器可以有利地包括非易失性存储器，其允许在断电时备份数据。与存储体相比，e2寄存器通常优先考虑可靠性而不是大小。在一个实施例中，最后一级寄存器可以包括比e1寄存器更多的条目。在一个实施例中，当对具有与e2寄存器中的数据字共同的关联地址的数据字发生写操作时，e2寄存器条目可以无效。在一个方面，e1寄存器存储数据字和管线(pipeline)结构中没有机会验证的数据字的关联地址。例如，由于行地址更改，数据字可能没有机会进行验证。也就是说，写操作可能发生在与验证操作不同的行地址上。因此，用于验证操作的数据字将存储在e1寄存器内，并且如果可能，将对来自e1寄存器的、与用于写操作的数据字具有公共行地址的另一数据字执行验证。此特征在伪双端口存储体中特别有用。双端口存储体允许同时执行读和写操作。伪双端口允许在少于所有端口上同时(例如，基本上在相同的存储器设备时钟周期内)执行读和写操作。在一个示例中，伪双端口MRAM可以允许同时执行验证和写操作，只要操作共享公共行地址和不同的列地址即可。在一个方面，如果数据字未能写入或验证到存储体，则可以从e1寄存器而不是主存储体读取数据字。在另一方面，e1或e2寄存器数据字、关联地址和控制位可以被删除、覆写、无效，以使得数据不被使用，或者当在存储体上发生针对相同关联地址的另一写操作时被认为是垃圾。在一个方面，如果这种读操作是有益的，则可以从e2寄存器而不是主存储体读取数据字。例如，如果e1寄存器将数据字重新定位到e2寄存器。在另一方面，将存储在e2SRAM和CAM中的数据备份到e2非易失性RAM上以便在断电期间存储。在另一个实施例中，可以在上电期间将存储在e2非易失性RAM中的数据传送到e2易失性RAM。在另一方面，存储器设备可以将数据从e1寄存器移动到e2寄存器，以便释放e1寄存器中的空间。在另一方面，e2寄存器可以不存储数据字和关联地址，而是将从e1寄存器接收的数据字和关联地址重新映射到存储体的不同区域。在另一方面，e2寄存器可以在断电时将数据字移动到存储体。通常，e2寄存器应该比存储体更可靠，因为在e2寄存器失败的情况下数据可能无法恢复。因此，可以实现方案以增加e2寄存器的可靠性。例如，e2寄存器可以包括状态位，仅当所有或预定数量的状态位设置为1时，该状态位才允许对e2内的特定数据字或其他条目进行数据操作。在另一种方案中，数据字的多个副本可以保持在e2寄存器中并且基于投票方案来选择。在另一种方案中，可以在e2寄存器内执行比在存储体中更严格的纠错码(ECC)方案。在另一种方案本文档来自技高网...

【技术保护点】
1.一种将数据写入存储器设备的方法，所述方法包括：将数据字写入多个存储器地址中的选定的一个存储器地址处的存储体，其中所述存储体包括多个存储器单元，其中每个存储器单元布置成将数据字存储在多个存储器地址之一处；验证被写入所述存储体的所述数据字，以确定是否将所述数据字成功写入其中；以及响应于确定未将所述数据字成功写入，将所述数据字和所述多个存储器地址中的所述选定的一个存储器地址写入第一级动态冗余寄存器。

【技术特征摘要】
【国外来华专利技术】2016.09.27 US 15/277,7991.一种将数据写入存储器设备的方法，所述方法包括：将数据字写入多个存储器地址中的选定的一个存储器地址处的存储体，其中所述存储体包括多个存储器单元，其中每个存储器单元布置成将数据字存储在多个存储器地址之一处；验证被写入所述存储体的所述数据字，以确定是否将所述数据字成功写入其中；以及响应于确定未将所述数据字成功写入，将所述数据字和所述多个存储器地址中的所述选定的一个存储器地址写入第一级动态冗余寄存器。2.如权利要求1所述的方法，其中所述存储器单元是自旋转移力矩磁随机存取存储器(STT-MRAM)存储器单元。3.如权利要求1所述的方法，还包括：将存储在所述第一级动态冗余寄存器中的所述数据字重写入所述多个存储器地址中的所述选定的一个存储器地址处的所述存储体中。4.如权利要求1所述的方法，还包括：将存储在所述第一级动态冗余寄存器中的所述数据字重写入所述多个存储器地址中的所述选定的一个存储器地址处的所述存储体中多次，直到成功写入所述数据字。5.如权利要求1所述的方法，还包括：将存储在所述第一级动态冗余寄存器中的所述数据字重写入所述多个存储器地址中的所述选定的一个存储器地址处的所述存储体中；响应于所述重写，执行验证以确定所述数据字是否被成功写入所述存储体；以及响应于确定在所述重写期间未成功写入所述数据，将所述数据字和所述多个存储器地址中的所述选定的一个存储器地址写入第二级动态冗余寄存器。6.如权利要求5所述的方法，还包括：将所述数据字从所述第二级动态冗余寄存器重映射到所述存储体中的地址，其中所述第二级动态冗余寄存器存储所述数据字的重映射地址。7.如权利要求5所述的方法，还包括：在将所述数据字和所述多个存储器地址中的所述选定的一个存储器地址写入所述第二级动态冗余寄存器之前，尝试重写入所述存储体预定次数，并且其中使用与重写尝试相关联的控制位存储所述预定次数。8.如权利要求7所述的方法，其中使用所述第一级动态冗余寄存器的控制位存储所述预定次数。9.如权利要求7所述的方法，其中在所述存储体不活动的时钟周期期间执行所述尝试重写。10.如权利要求1所述的方法，其中所述存储体包括伪双端口存储体...

【专利技术属性】
技术研发人员：M·艾尔·巴拉吉，N·伯杰，B·S·路易，L·M·克鲁德尔，D·L·希尔曼，
申请(专利权)人：斯平转换技术公司，
类型：发明
国别省市：美国,US