时钟切换方法、装置、服务器和时钟系统制造方法及图纸

本申请实施例提供一种时钟切换方法、装置、服务器和时钟系统，该方法包括，在检测到主时钟信号异常时，通过切换电路的备时钟信号输入端口接收备时钟信号；对备时钟信号的相位进行重建，并生成重建后的时钟信号，重建后的时钟信号的相位与异常前的主时钟信号的相位一致；根据备时钟信号和预设相位调整速度对重建后的时钟信号的相位进行补偿，并生成补偿后的时钟信号，将补偿后的时钟信号通过切换电路的时钟信号输出端口输出，补偿后的时钟信号的相位与备时钟信号的相位一致。本申请实施例提供的时钟切换方法可保证提供给各处理器的TSC的时钟信号的相位一致，保证服务器的操作系统的正常工作。

Clock switching methods, devices, servers and clock systems

【技术实现步骤摘要】
时钟切换方法、装置、服务器和时钟系统
本申请涉及计算机领域，尤其涉及一种时钟切换方法、装置、服务器和时钟系统。
技术介绍
服务器包括处理器，时间戳计数器(TimeStampCounter，TSC)位于处理器的内部，用于为服务器上运行的操作系统提供时钟信号。在时钟系统中，TSC的时钟源采用冗余设计，通过主、备两个时钟板为TSC提供时钟源。当主时钟板发生故障时，与处理器对应的切换电路将提供给该处理器的TSC的时钟源切换为备时钟板，由备时钟板代替主时钟板继续工作，避免影响服务器处理业务。由于备时钟板提供的时钟信号与主时钟板提供的时钟信号之间可能存在相位差，导致TSC为服务器的操作系统提供的时钟信号不稳定，进而影响服务器的稳定运行。为解决主、备时钟信号相位不一致的问题，切换电路通常根据主、备时钟板提供的时钟信号之间的相位差对备时钟板提供的备时钟信号的相位进行相位重建，重建后的时钟信号的相位与主时钟板提供的主时钟信号的相位一致。而对于多处理器服务器，各处理器的TSC均为同一个操作系统内核提供高精度时钟信号。各个处理器中的TSC的计数频率和相位一致，多处理器服务器的操作系统才可以正常工作。所以要保证时钟系统中提供给各处理器的TSC的时钟信号的相位和频率要一致。在多处理器服务器中，不同的切换电路对同一时钟信号进行重建时的处理偏差不尽相同，所以不同的切换电路对备时钟信号进行相位重建后获得的时钟信号之间存在相位偏差，可能相位偏差也不尽相同，导致提供给各处理器的TSC的时钟信号的相位不一致，进而影响服务器的操作系统的正常工作。
技术实现思路
本申请实施例提供一种时钟切换方法、装置、服务器和时钟系统，能够保证向多处理器服务器中的各处理器的TSC提供的时钟信号一致，确保服务器上的操作系统可以正常工作。第一方面，本申请实施例提供一种时钟切换方法，包括：在主时钟信号正常时，第一电路接收所述主时钟信号后，向第一负载提供所述主时钟信号，所述主时钟信号由与所述第一电路连接的主时钟电路提供。在所述主时钟信号异常时，所述第一电路接收备时钟信号，所述备时钟信号由与所述第一电路连接的备时钟电路提供。所述第一电路对所述备时钟信号的相位进行重建，生成第一重建时钟信号，所述第一重建时钟信号的相位与异常前的所述主时钟信号的相位一致。所述第一电路向所述第一负载提供所述第一重建时钟信号。所述第一电路根据所述备时钟信号和预设相位调整速度对所述第一重建时钟信号的相位进行连续地调整生成多个调整时钟信号，所述多个调整时钟信号中最后生成的调整时钟信号的相位等于所述备时钟信号的相位，除所述最后生成的调整时钟信号，所述多个调整时钟信号中其他的调整时钟信号的相位介于所述第一重建时钟信号的相位和所述备时钟信号的相位之间。所述第一电路每次调整后向所述第一负载提供调整后生成的所述调整时钟信号。通过根据预设相位调整速度对重建的时钟信号的相位进行相位调整，生成与备时钟信号相位一致的时钟信号，保证了多个第一电路调整的时钟信号相位缓慢变化，且变化一致，使得各第一电路为各处理器的TSC提供的时钟信号的相位一致，避免了多处理器操作系统的不稳定运行，也避免了多次时钟切换可能造成的累积误差。在一种可能的实施方式中，所述预设相位调整速度的取值范围为1-10微秒/秒。在一种可能的实施方式中，时钟切换方法还包括：在主时钟信号正常时，第二电路接收所述主时钟信号后，向第二负载提供所述主时钟信号，所述主时钟信号由与所述第二电路连接的所述主时钟电路提供。在所述主时钟信号异常时，所述第二电路接收备时钟信号，所述备时钟信号由与所述第二电路连接的所述备时钟电路提供。所述第二电路对所述备时钟信号的相位进行重建，生成第二重建时钟信号，所述第二重建时钟信号的相位与异常前的所述主时钟信号的相位一致。所述第二电路向所述第二负载提供所述第二重建时钟信号。所述第二电路根据所述备时钟信号和所述预设相位调整速度对所述第二重建时钟信号的相位进行连续地调整生成多个补偿时钟信号，所述多个补偿时钟信号中最后生成的补偿时钟信号的相位等于所述备时钟信号的相位，除所述最后生成的补偿时钟信号，所述多个补偿时钟信号中其他的补偿时钟信号的相位介于所述第二重建时钟信号的相位和所述备时钟信号的相位之间。所述第二电路每次调整后向所述第二负载提供调整后生成的所述补偿时钟信号。由于第一电路与第二电路进行相位重建时存在处理偏差，导致第一重建时钟信号和第二重建时钟信号的相位存在偏差，通过对第一重建时钟信号和第二重建时钟信号分别进行相位调整，使得最后生成的补偿时钟信号和调整时钟信号的相位均与备时钟信号相位一致，二者相位一致且不存在偏差。在一种可能的实施方式中，第二电路和第一电路的结构相同；第一负载可以包括一个或多个处理器，第二负载也可以包括一个或多个处理器。在一种可能的实施方式中，所述第一电路包括第一控制电路和第一锁相环电路，所述第一控制电路与所述第一锁相环电路连接。时钟切换方法还包括：在所述主时钟信号异常时，所述第一控制电路将所述第一锁相环电路的工作状态设置为相位重建状态。所述第一电路对所述备时钟信号的相位进行重建，生成第一重建时钟信号，包括：所述第一锁相环电路在工作状态为相位重建状态时，对所述备时钟信号的相位进行重建，生成第一重建时钟信号。时钟切换方法还包括：所述第一控制电路确定所述第一锁相环电路生成所述第一重建时钟信号，将所述第一锁相环电路的工作状态设置为相位补偿状态。所述第一电路根据所述备时钟信号和所述预设相位调整速度对所述第一重建时钟信号的相位进行连续地调整生成多个调整时钟信号，包括：所述第一锁相环电路在工作状态为相位补偿状态时，根据所述备时钟信号和所述预设相位调整速度对所述第一重建时钟信号的相位进行连续地调整生成多个调整时钟信号。第一电路包括第一控制电路和第一锁相环电路，通过先控制第一锁相环电路工作在相位重建状态对备时钟信号进行相位重建生成第一重建时钟信号，再控制第一锁相环电路工作在相位补偿状态对第一重建时钟信号进行相位调整，来使得最终生成的调整时钟信号的相位等于所述备时钟信号的相位，简化了第一电路的电路结构。在一种可能的实施方式中，在所述主时钟信号异常时，第一控制电路向第一锁相环电路中的工作状态寄存器写入相位重建配置信息。相位重建配置信息用于指示第一锁相环电路工作在相位重建状态。第一控制电路在确定所述第一锁相环电路生成所述第一重建时钟信号，向第一锁相环电路中的工作状态寄存器写入相位补偿配置信息。相位补偿配置信息用于指示第一锁相环电路工作在相位补偿状态。在一种可能的实施方式中，所述第一电路通过所述第一电路的时钟信号输出端口向所述第一负载提供时钟信号，所述第一电路的时钟信号输出端口与所述第一电路的反馈时钟信号输入端口连接，所述第一电路的反馈时钟信号输入端口与所述第一锁相环电路的反馈输入端口连接。时钟切换方法还包括：所述第一锁相环电路对所述备时钟信号的相位进行重建之前，关闭所述第一锁相环电路的反馈输入端口，停止从所述第一锁相环电路的反馈输入端口接收所述第一电路的时钟信号输出端口输出的时钟信号。时钟切换方法还包括：所述第一锁相环电路根据所述备时钟信号和所述预设相位调整速度对所述第一重建时钟信号的相位进行连续地调整生成多个调整时钟信号之前，关闭所述第本文档来自技高网...

【技术保护点】
1.一种时钟切换方法，其特征在于，所述方法包括：在主时钟信号正常时，第一电路接收所述主时钟信号后，向第一负载提供所述主时钟信号，所述主时钟信号由与所述第一电路连接的主时钟电路提供；在所述主时钟信号异常时，所述第一电路接收备时钟信号，所述备时钟信号由与所述第一电路连接的备时钟电路提供；所述第一电路对所述备时钟信号的相位进行重建，生成第一重建时钟信号，所述第一重建时钟信号的相位与异常前的所述主时钟信号的相位一致；所述第一电路向所述第一负载提供所述第一重建时钟信号；所述第一电路根据所述备时钟信号和预设相位调整速度对所述第一重建时钟信号的相位进行连续地调整生成多个调整时钟信号，所述多个调整时钟信号中最后生成的调整时钟信号的相位等于所述备时钟信号的相位，除所述最后生成的调整时钟信号，所述多个调整时钟信号中其他的调整时钟信号的相位介于所述第一重建时钟信号的相位和所述备时钟信号的相位之间；所述第一电路每次调整后向所述第一负载提供调整后生成的所述调整时钟信号。

【技术特征摘要】
1.一种时钟切换方法，其特征在于，所述方法包括：在主时钟信号正常时，第一电路接收所述主时钟信号后，向第一负载提供所述主时钟信号，所述主时钟信号由与所述第一电路连接的主时钟电路提供；在所述主时钟信号异常时，所述第一电路接收备时钟信号，所述备时钟信号由与所述第一电路连接的备时钟电路提供；所述第一电路对所述备时钟信号的相位进行重建，生成第一重建时钟信号，所述第一重建时钟信号的相位与异常前的所述主时钟信号的相位一致；所述第一电路向所述第一负载提供所述第一重建时钟信号；所述第一电路根据所述备时钟信号和预设相位调整速度对所述第一重建时钟信号的相位进行连续地调整生成多个调整时钟信号，所述多个调整时钟信号中最后生成的调整时钟信号的相位等于所述备时钟信号的相位，除所述最后生成的调整时钟信号，所述多个调整时钟信号中其他的调整时钟信号的相位介于所述第一重建时钟信号的相位和所述备时钟信号的相位之间；所述第一电路每次调整后向所述第一负载提供调整后生成的所述调整时钟信号。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在主时钟信号正常时，第二电路接收所述主时钟信号后，向第二负载提供所述主时钟信号，所述主时钟信号由与所述第二电路连接的所述主时钟电路提供；在所述主时钟信号异常时，所述第二电路接收备时钟信号，所述备时钟信号由与所述第二电路连接的所述备时钟电路提供；所述第二电路对所述备时钟信号的相位进行重建，生成第二重建时钟信号，所述第二重建时钟信号的相位与异常前的所述主时钟信号的相位一致；所述第二电路向所述第二负载提供所述第二重建时钟信号；所述第二电路根据所述备时钟信号和所述预设相位调整速度对所述第二重建时钟信号的相位进行连续地调整生成多个补偿时钟信号，所述多个补偿时钟信号中最后生成的补偿时钟信号的相位等于所述备时钟信号的相位，除所述最后生成的补偿时钟信号，所述多个补偿时钟信号中其他的补偿时钟信号的相位介于所述第二重建时钟信号的相位和所述备时钟信号的相位之间；所述第二电路每次调整后向所述第二负载提供调整后生成的所述补偿时钟信号。3.根据权利要求1或2所述的方法，其特征在于，所述第一电路包括第一控制电路和第一锁相环电路，所述第一控制电路与所述第一锁相环电路连接；所述方法还包括：在所述主时钟信号异常时，所述第一控制电路将所述第一锁相环电路的工作状态设置为相位重建状态；所述第一电路对所述备时钟信号的相位进行重建，生成第一重建时钟信号，包括：所述第一锁相环电路在工作状态为相位重建状态时，对所述备时钟信号的相位进行重建，生成第一重建时钟信号；所述方法还包括：所述第一控制电路确定所述第一锁相环电路生成所述第一重建时钟信号，将所述第一锁相环电路的工作状态设置为相位补偿状态；所述第一电路根据所述备时钟信号和所述预设相位调整速度对所述第一重建时钟信号的相位进行连续地调整生成多个调整时钟信号，包括：所述第一锁相环电路在工作状态为相位补偿状态时，根据所述备时钟信号和所述预设相位调整速度对所述第一重建时钟信号的相位进行连续地调整生成多个调整时钟信号。4.根据权利要求3所述的方法，其特征在于，所述第一电路通过所述第一电路的时钟信号输出端口向所述第一负载提供时钟信号，所述第一电路的时钟信号输出端口与所述第一电路的反馈时钟信号输入端口连接，所述第一电路的反馈时钟信号输入端口与所述第一锁相环电路的反馈输入端口连接；所述方法还包括：所述第一锁相环电路对所述备时钟信号的相位进行重建之前，关闭所述第一锁相环电路的反馈输入端口，停止从所述第一锁相环电路的反馈输入端口接收所述第一电路的时钟信号输出端口输出的时钟信号；所述方法还包括：所述第一锁相环电路根据所述备时钟信号和所述预设相位调整速度对所述第一重建时钟信号的相位进行连续地调整生成多个调整时钟信号之前，关闭所述第一锁相环电路的振荡器反馈端口，停止从所述第一锁相环电路的振荡器反馈端口接收所述振荡器提供的时钟信号，并打开所述第一锁相环电路的反馈输入端口；所述第一锁相环电路在工作状态为相位补偿状态时，根据所述备时钟信号和所述预设相位调整速度对所述第一重建时钟信号的相位进行连续地调整生成多个调整时钟信号，包括：所述第一锁相环电路在工作状态为相位补偿状态时，根据所述备时钟信号、从所述锁相环电路的反馈输入端口接收的时钟反馈信号和所述预设相位调整速度对所述第一重建时钟信号的相位进行连续地调整生成多个调整时钟信号。5.根据权利要求3或4所述的方法，其特征在于，所述第一锁相环电路在工作状态为相位重建状态时，对所述备时钟信号的相位进行重建，生成第一重建时钟信号，包括：所述第一锁相环电路在工作状态为相位重建状态时，根据相位差对所述备时钟信号的相位进行重建，生成第一重建时钟信号，所述相位差为所述备时钟信号与异常前的所述主时钟信号之间的相位差。6.根据权利要求1至5中任一项所述的方法，其特征在于，所述备时钟信号的频率根据所述主时钟电路在预设时间段内提供的主时钟信号的频率平均值确定。7.一种时钟切换装置，其特征在于，包括第一电路，所述第一电路分别与主时钟电路、备时钟电路和第一负载连接；所述第一电路用于，在主时钟信号正常时，接收所述主时钟信号后，向所述第一负载提供所述主时钟信号，所述主时钟信号由...

【专利技术属性】
技术研发人员：黄子龙，郑庆宗，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44