一种阵列基板、显示装置制造方法及图纸

本申请提供一种阵列基板、显示装置，该阵列基板包括：衬底基板，衬底基板包括显示区以及位于显示区外围的非显示区；位于显示区一侧的非显示区内设置有列驱动线路区，列驱动线路区内设置有间隔分布的覆晶薄膜；显示区内设置有像素区和行驱动线路区，行驱动线路区内设置有GOA电路；衬底基板上设置有至少两条数据线与至少两条扫描线，数据线与覆晶薄膜连接，扫描线与GOA电路连接；其中，一组GOA电路通过一条GOA数据线与覆晶薄膜连接，覆晶薄膜用于为GOA电路提供驱动信号。

An Array Substrate and Display Device

【技术实现步骤摘要】
一种阵列基板、显示装置
本申请涉及显示
，尤其涉及一种阵列基板、显示装置。
技术介绍
随着显示技术的不断发展，人们对超窄边框显示屏的需求将变得越来越强烈，GOA的开发热潮应运而生，但GOA电路虽然制作在玻璃端，但电路本身还是占用了一定的布局空间，使极致窄边的需求受限，并且GOA电路放置在面板两侧会使显示区中心信号延时非常严重，不利于面板显示。因此，现有技术存在缺陷，急需改进。
技术实现思路
本申请提供一种阵列基板、显示装置，能够实现显示装置超窄边框或三边近乎无边框的状态，并且能够减少行扫描线信号延时。为解决上述问题，本申请提供的技术方案如下：本申请提供一种阵列基板，包括：衬底基板，所述衬底基板包括显示区以及位于所述显示区外围的非显示区；位于所述显示区一侧的所述非显示区内设置有列驱动线路区，所述列驱动线路区内设置有间隔分布的覆晶薄膜；所述显示区内设置有像素区和行驱动线路区，所述行驱动线路区内设置有GOA电路；所述衬底基板上设置有至少两条数据线与至少两条扫描线，所述数据线与所述覆晶薄膜连接，所述扫描线与所述GOA电路连接；其中，一组所述GOA电路通过一条GOA数据线与所述覆晶薄膜连接，所述覆晶薄膜用于为所述GOA电路提供驱动信号。在本申请的阵列基板中，所述像素区呈阵列分布，所述行驱动线路区位于相邻两所述像素区之间的间隙位置。在本申请的阵列基板中，所述阵列基板包括至少两所述覆晶薄膜，至少两所述覆晶薄膜用于为所述数据线提供数据信号，以及为所述GOA电路提供所述驱动信号。在本申请的阵列基板中，所述阵列基板包括对应所述像素区并阵列分布的薄膜晶体管，至少两组所述GOA电路用于驱动同一行所述扫描线。在本申请的阵列基板中，同一列所述像素区对应的所述薄膜晶体管连接一所述数据线，同一列所述像素区对应的所述薄膜晶体管连接一组所述GOA电路。在本申请的阵列基板中，至少两列所述像素区对应的所述薄膜晶体管连接一组所述GOA电路。在本申请的阵列基板中，所述阵列基板还包括GOA级传信号线，不同行的所述像素区对应的同一组所述GOA电路通过所述GOA级传信号线连接。在本申请的阵列基板中，所述数据线/所述扫描线上设有缓冲层，所述GOA电路、所述GOA数据线、所述GOA级传信号线均设置于所述缓冲层上。在本申请的阵列基板中，所述GOA数据线与所述数据线平行，且一组所述GOA电路对应连接多条所述扫描线。本申请还提供一种包括上述阵列基板的显示装置。本申请的有益效果为：相较于现有的阵列基板，本申请提供的阵列基板、显示装置，通过将传统的行方向的GOA电路全部移动到显示区，即通过将GOA电路布设于显示区的方法实现三边超窄边框的显示屏设计。GOA驱动信号可以通过数据IC(覆晶薄膜)提供，可用多组GOA电路驱动单行扫描线，减少扫描线的信号延时，防止信号误输出。另外，由于GOA电路避开用于显示的像素区设置，因此，不会影响到像素的开口率。附图说明为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本申请实施例提供的阵列基板结构示意图；图2为本申请实施例提供的另一种阵列基板结构示意图。具体实施方式以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。本申请针对现有的阵列基板，由于GOA电路本身占用了一定的布局空间，导致屏占比降低，以及行扫描线信号延时的技术问题，本实施例能够解决该缺陷。如图1所示，为本申请实施例提供的阵列基板结构示意图。所述阵列基板包括：衬底基板1，所述衬底基板1包括显示区10以及位于所述显示区10外围的非显示区11；位于所述显示区10一侧的所述非显示区11内设置有列驱动线路区12，所述列驱动线路区12内设置有间隔分布的覆晶薄膜121；所述显示区10内设置有像素区101和行驱动线路区，所述像素区101呈阵列分布，所述行驱动线路区位于相邻两所述像素区101之间的间隙位置；所述行驱动线路区内设置有GOA电路102；所述衬底基板1上设置有至少两条数据线2与至少两条扫描线3；所述数据线2与所述覆晶薄膜121连接，所述扫描线3与所述GOA电路连接。其中，一组所述GOA电路102通过一条GOA数据线103与所述覆晶薄膜121连接，在图中，一所述像素区101对应一所述GOA电路102，该所述GOA电路102用于控制对应的所述像素区101位置的像素，同一列所述像素区101对应的所述GOA电路102为一组。所述覆晶薄膜121用于分别为所述GOA电路102提供驱动信号，以及为所述数据线2提供数据信号。本实施例由于将所述GOA电路102布设于所述显示区10内，不占据所述阵列基板的边框位置，实现了所述阵列基板三边的极窄边框化。另外，由于所述GOA电路102位于相邻两所述像素区101之间的间隙位置，因此也不会影响像素开口率以及发光效率。所述阵列基板还包括对应所述像素区101并阵列分布的薄膜晶体管(未标示)，至少两组所述GOA电路102用于驱动同一行所述扫描线3。在图中，一组所述GOA电路102对应连接一列所述像素区101对应的所述薄膜晶体管的栅极，同一列所述像素区101对应的所述薄膜晶体管的源极连接一所述数据线2，所述薄膜晶体管的漏极连接所述像素区101对应的像素电极(未标示)。若所述像素区101为N列(N为整数)，则所述GOA电路102为N组，即N组所述GOA电路102用于驱动同一行所述扫描线3。一般的GOA构架均由面板单侧或两侧输入信号，尤其当面板尺寸较大时，会存在扫描线的信号延时的现象。而本实施例由于采用了多组所述GOA电路102驱动单行所述扫描线3，从而减少了所述扫描线3的信号延时，防止信号误输出。经实验检测，传统的GOA构架需3.45us才能将同一行扫描线上的薄膜晶体管打开，而本实施例仅需要0.24us便可将同一行扫描线上的薄膜晶体管打开。在一种实施例中，所述阵列基板包括至少两所述覆晶薄膜121，所述数据线2与所述GOA数据线103均连接到至少两所述覆晶薄膜121，至少两所述覆晶薄膜121用于分时为所述数据线2提供所述数据信号，以及为所述GOA电路102提供所述驱动信号。在一种实施例中，所述数据线2与所述GOA数据线103分别连接至不同的所述覆晶薄膜121上，不同的所述覆晶薄膜121分别为所述数据线2提供所述数据信号，以及为所述GOA电路102提供所述驱动信号。在一种实施例中，所述数据线2与所述GOA数据线103均连接到至少两所述覆晶薄膜121上，至少两所述覆晶薄膜121同时为所述数据线2提供所述数据信号，以及为所述GOA电路102提供所述驱动信号。所述阵列基板还包括GOA级传信号线104，不同行的所述像素区101对应的同一组所述GOA电路102通过所述GOA级传信号线104连接。所述覆晶薄膜121用于本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：衬底基板，所述衬底基板包括显示区以及位于所述显示区外围的非显示区；位于所述显示区一侧的所述非显示区内设置有列驱动线路区，所述列驱动线路区内设置有间隔分布的覆晶薄膜；所述显示区内设置有像素区和行驱动线路区，所述行驱动线路区内设置有GOA电路；所述衬底基板上设置有至少两条数据线与至少两条扫描线，所述数据线与所述覆晶薄膜连接，所述扫描线与所述GOA电路连接；其中，一组所述GOA电路通过一条GOA数据线与所述覆晶薄膜连接，所述覆晶薄膜用于为所述GOA电路提供驱动信号。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板，所述衬底基板包括显示区以及位于所述显示区外围的非显示区；位于所述显示区一侧的所述非显示区内设置有列驱动线路区，所述列驱动线路区内设置有间隔分布的覆晶薄膜；所述显示区内设置有像素区和行驱动线路区，所述行驱动线路区内设置有GOA电路；所述衬底基板上设置有至少两条数据线与至少两条扫描线，所述数据线与所述覆晶薄膜连接，所述扫描线与所述GOA电路连接；其中，一组所述GOA电路通过一条GOA数据线与所述覆晶薄膜连接，所述覆晶薄膜用于为所述GOA电路提供驱动信号。2.根据权利要求1所述的阵列基板，其特征在于，所述像素区呈阵列分布，所述行驱动线路区位于相邻两所述像素区之间的间隙位置。3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括至少两所述覆晶薄膜，至少两所述覆晶薄膜用于为所述数据线提供数据信号，以及为所述GOA电路提供所述驱动信号。4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括对应...

【专利技术属性】
技术研发人员：薛炎，韩佰祥，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44