用于初始化电阻式存储装置的技术制造方法及图纸

本文中的实施方式描述了初始化电阻式存储装置(例如，非易失性和易失性存储装置)的技术。在一种方法中，在存储单元的变阻材料上施加第一电压以形成初始细丝，并且执行多个循环以调节所述初始细丝。所述多个循环中的每一个可包括：在所述变阻材料上施加具有第一极性的第二电压，以及在所述变阻材料上施加具有第二极性的第三电压。

Technology for Initializing Resistance Storage Devices

【技术实现步骤摘要】
【国外来华专利技术】用于初始化电阻式存储装置的技术
技术介绍
非易失性存储器是即使在断电之后也可存储信息的一种类型的存储装置。非易失性存储(NVM)装置可以是只读存储器或随机存取存储器(RAM)，并且可使用各种技术。非易失性RAM的一个类别是电阻式RAM，包括诸如细丝电阻式随机存取存储(RRAM或ReRAM)单元、界面RRAM单元、磁阻式RAM(MRAM)单元、相变存储(PCM)单元(例如，包括锗、锑和碲的合金的硫属化合物)、忆阻器存储元件和可编程金属化单元(例如，导电桥接RAM(CBRAM)单元)的技术。用于双极型操作和单极型操作两者的包含金属氧化物电解质装置的RRAM单元由于操作时间短和低功率性能而是用于嵌入式应用和独立应用的有前途的非易失性存储装置。然而，RRAM单元可在存储阵列中表现出大的电阻变化，诸如从千位(Kbit)至千兆位(Gbit)(或者甚至兆兆位(Tbit))。所述电阻变化可导致RRAM单元的低阻态(LRS)和高阻态(HRS)的宽电阻分布。所述电阻变化还可导致用于多级单元状态(MLC)的中间状态的宽电阻分布。所述宽电阻分布可使存储阵列设计和使用困难。附图说明在所附附图中通过实例的方式而并非通过限制的方式说明了本
技术实现思路
。图1是根据一个实施方式的示出不同制造和操作阶段下的RRAM单元的框图。图2是根据一种实现方式的示出具有常规细丝特性的存储阵列的宽电阻分布的曲线图。图3是根据一个实施方式的使用限流FORM操作和多个细丝强化循环来初始化非易失性存储装置的方法。图4是根据一个实施方式的示出具有更强细丝特性的存储阵列的更窄电阻分布的曲线图。图5是根据一个实施方式的示出非易失性存储装置的并行成形测试模式的电路图。图6是根据另一实施方式的使用限流FORM操作和多个细丝强化循环来初始化非易失性存储装置的方法。图7是根据另一实施方式的使用限流FORM操作和多个细丝强化循环来初始化非易失性存储装置的方法。图8是根据另一实施方式的使用限流FORM操作和多个细丝强化循环来初始化非易失性存储装置的方法。具体实施方式本文中实施方式描述用FORM算法来初始化非易失性存储单元来强化所述非易失性存储单元的细丝的细丝特性的技术。如上文所述，RRAM单元表现出大的电阻变化，从而导致阵列的所述非易失性存储单元的LRS和HRS的宽电阻分布。本文所述的实施方式可使所述电阻分布变窄。特别地，本文所述的实施方式控制HRS、LRS、IMS或它们的任何组合的电阻分布的尾位分布。虽然本文中相对于RRAM单元来描述各种实施方式，但其他实施方式也可与例如CBRAM单元、可编程金属化单元等不同细丝RAM技术一起使用。类似地，所示实施方式可用于包括例如界面RRAM单元、MRAM单元、PCM单元或其他可编程金属化单元的其他可变电阻单元中。而且，虽然本文中所述的各种实施方式针对非易失性存储装置中的RRAM，但在其他实施方式中，本文中所述的技术可用于不需要数据保留(诸如在非易失性存储装置中)的存储装置。图1是根据一个实施方式的示出不同制造和操作阶段下的RRAM单元的框图。所述RRAM单元为由任何数目的材料制成的离散非易失性可重写电阻式存储单元。在所描绘的实施方式中，所述RRAM单元被制造为初始单元100，所述初始单元包含设置在顶部电极104与底部电极106之间的氧化层102中的变阻材料。所述变阻材料可以是介电材料以及具有不同电阻状态的其他材料，诸如像二氧化铪(HfO2)或氧化钛(TiOx)的各种金属氧化物。在一个实施方式中，氧化层102包含单一氧化物。在另一实施方式中，氧化层102包含多种氧化物。而且，应注意，虽然在图1中示出单一氧化层，但在其他实施方式中，可使用多层氧化层。顶部电极104可包括导电材料，例如，金属、含金属组合物、导电掺杂的半导体材料等。顶部电极106也可包含导电材料。在所描绘的实施方式中，底部电极106可包含氮化钛(TiN)。可替代地，可使用其他导电材料或阻挡金属。通常在制造测试期间，在初始单元100制造出后，则对初始单元100执行成形操作(本文中也称作FORM操作)，从而在FORM操作之后生成单元108。在成形操作期间，在氧化层102中的变阻材料上施加电压，以形成初始细丝109。在对FORM操作后的单元108的随后使用期间，可在重置操作(本文中也称作RESET操作)中在氧化层102上施加另一电压，以使细丝断裂，如RESET操作之后的单元110的断裂细丝111所示。RESET操作之后的单元110处于HRS。在对FORM操作后的单元108的随后使用期间，可在设置操作(本文中也称作SET操作)中在氧化层102上施加另一电压，以使细丝重新成形，如SET操作之后的单元112的重新成形的细丝113所示。SET操作之后的单元112处于LRS。应注意，虽然图1所示的初始细丝109示出为特定细丝间隙位置处的单个细丝，但在其他实施方式中，所述细丝间隙可出现在开关层的任何位置处，并且在氧化层102中可形成多个细丝。FORM操作可生成氧化层，所述氧化层通常是绝缘体，被制作为通过施加电压之后成形的细丝(传导路径)进行传导。常规地，使用足够高的电压来形成初始细丝。如本文所述，本文所述的实施方式的FORM操作可采用相比常规FORM操作更低的电压或更小的电流。应注意，本文所述的实施方式是相对于将电压施加在氧化层上来描述的。在其他实施方式中，可采用不同的FORM条件，诸如电压限制或电流限制。细丝109可由空位或金属缺陷迁移来形成。在氧化层102包含HfO2的一个实施方式中，FORM操作在氧化层102中产生氧被移除的键合位置的称为氧空位的缺陷。所述氧空位可在电场下进行充电并被驱动。氧离子和氧空位以类似于其他半导体技术中的电子和空穴的概念的方式进行操作，但介电膜中的氧空位的移动的物理机制不同于半导体装置中的电子/空穴的物理机制。在细丝109成形后，细丝则可进行重置(断裂，从而产生高电阻)或设置(重新成形，从而产生更低电阻)。应注意，可在FORM操作和SET操作中形成多个细丝(或传导路径)。常规地，基于细丝的RRAM单元(例如基于HfO2的RRAM单元)需要成形操作来初步形成细丝。执行此成形操作来实现使用RRAM单元来存储数据。此成形操作只需要进行一次，并且通常将在制造测试时进行。常规地，与正常写入操作相比，此成形操作是缓慢的。例如，常规FORM操作可以是每地址数百微秒(μs)。因为与正常写入操作相比，成形操作是缓慢的，所以所涉及的测试时间对这些RRAM技术的可行性是一个问题。而且，本文所述的是并行测试模式的技术，所述并行测试模式可显著地减少总体成形时间，从而在制造测试期间产生更快的成形操作。而且，使用常规FORM操作所形成的细丝并不均匀，并且可具有不期望地大的电阻变化。特别地，电阻分布由装置的操作方法控制。将电压施加到RRAM单元以通过在顶部电极与底部电极之间的介质中形成弱导电细丝来激活存储装置。在成形期间的细丝并不均匀，并且可具有不期望地大的电阻变化。如上文所述，电阻变化导致LRS和HRS的宽电阻分布，诸如图2所示。图2是根据一种实现方式的示出具有常规细丝特性的存储阵列的宽电阻分布的曲线图200。曲线图200示出具有常规细丝特性的存储阵列的累积百分比相对于任意单位(A.U本文档来自技高网...

【技术保护点】
1.一种用于初始化电阻式存储装置的方法，其特征在于，所述方法包括：在一存储单元的一变阻材料上施加第一电压以形成一初始细丝；以及执行多个循环以调节所述初始细丝，其中所述多个循环中的每一个包括：在所述变阻材料上施加具有第一极性的第二电压；以及在所述变阻材料上施加具有第二极性的第三电压。

【技术特征摘要】
【国外来华专利技术】2016.09.21 US 62/397,628;2017.04.18 US 62/486,8341.一种用于初始化电阻式存储装置的方法，其特征在于，所述方法包括：在一存储单元的一变阻材料上施加第一电压以形成一初始细丝；以及执行多个循环以调节所述初始细丝，其中所述多个循环中的每一个包括：在所述变阻材料上施加具有第一极性的第二电压；以及在所述变阻材料上施加具有第二极性的第三电压。2.如权利要求1所述的方法，其特征在于，施加具有所述第一极性的所述第二电压包括在所述变阻材料上施加具有所述第一极性的所述第二电压以使所述变阻材料处于低阻态；施加具有所述第二极性的所述第三电压包括在所述变阻材料上施加具有所述第二极性的所述第三电压以使所述变阻材料处于高阻态。3.如权利要求1所述的方法，其特征在于，施加具有所述第一极性的所述第二电压包括，作为设置操作的一部分在所述变阻材料上施加具有所述第一极性的所述第二电压以将所述变阻材料设置于低阻态；施加具有所述第二极性的所述第三电压包括，作为重置操作的一部分在所述变阻材料上施加具有所述第二极性的所述第三电压以将所述变阻材料设置于高阻态。4.如权利要求3所述的方法，其特征在于，所述多个循环中的至少一个包括验证所述设置操作或所述重置操作中的至少一种。5.如权利要求4所述的方法，其特征在于，所述多个循环中的所述至少一个还包括当所述设置操作或所述重置操作中的所述至少一种失败时，执行至少一个附加循环以使所述初始细丝断裂并重新成形。6.如权利要求1所述的方法，其特征在于，施加所述第一电压和执行所述多个循环是制造测试期间的成形操作的一部分。7.如权利要求1所述的方法，其特征在于，施加所述第一电压和执行所述多个循环是所述存储单元在第一次使用时所执行的成形操作的一部分。8.如权利要求1所述的方法，其特征在于，施加所述第一电压包括作为限流成形操作的一部分施加所述第一电压，其中，在所述限流成形操作中经过所述变阻材料的电流小于50微安。9.如权利要求1所述的方法，其特征在于，所述存储单元是电阻式随机存取存储单元，所述变阻材料是金属氧化物。10.如权利要求9所述的方法，其特征在于，所述金属氧化物是二氧化铪或氧化钛中的至少一种。11.如权利要求1所述的方法，其特征在于，所述电阻式存储装置包括多个位线，所述存储单元联接到所述多个位线中的一个位线，其中所述方法还包括在施加所述第一电压期间激活所述多个位线中的所述一个位线和一个或多个附加位线。12.如权利要求1所述的方法，其特征在于，所述电阻式存储装置包括多个字线，所述存储单元联接到所述多个字线中的一个字线，其中所述方法还包括在施加所述第一电压期间激活所述多个字线中的所述一个字线和一个或多个附加字线。13.如权利要求12所述的方法，其特征在于，所述电阻式存储装置包括多个位线，所述存储单元联接到所述多个位线中的一个位线，所述一个或多个附加字线连接至位于与所述存储单元相连的所述一个位线上的存储单元。14.如权利要求1所述的方法，其特征在于，所述存储单元是非易失性存储单元。15.如权利要求1所述的方法，其特征在于，所述存储单元是易失性存储单元。16.一种装置，其特征在于，包括：并行初始化电路；以及一存储单元，...

【专利技术属性】
技术研发人员：吕志超，布伦特·豪克内斯，盖理·布朗纳，
申请(专利权)人：合肥睿科微电子有限公司，
类型：发明
国别省市：安徽,34