用于初始化电阻式存储装置的方法和装置制造方法及图纸

本发明专利技术公开用于初始化电阻式存储装置的方法和装置。该装置包括并行初始化电路；以及联接到并行初始化电路的存储阵列，存储阵列包括多个存储单元，存储单元包括变阻材料，并行初始化电路用于：在所述存储单元的所述变阻材料上施加第一电压以形成初始细丝；对于所述存储阵列中的每个存储单元，执行的操作包括：在存储单元的变阻材料上施加具有第一极性的第二电压以使所述变阻材料处于第一阻态；以及在存储单元的变阻材料上施加具有第二极性的第三电压以使所述变阻材料处于第二阻态，第二极性不同于所述第一极性；对于每个存储单元，验证所述变阻材料在第一阻态和/或第二阻态下的电阻；以及响应于所述验证的失败，对每个存储单元重复执行所述操作。单元重复执行所述操作。单元重复执行所述操作。

【技术实现步骤摘要】
用于初始化电阻式存储装置的方法和装置
[0001]本申请是申请号为201780058313.4，申请日为2017年8月22日，专利技术名称为
″
用于初始化电阻式存储装置的技术
″
的专利申请的分案申请。

技术介绍

[0002]非易失性存储器是即使在断电之后也可存储信息的一种类型的存储装置。非易失性存储(NVM)装置可以是只读存储器或随机存取存储器(RAM)，并且可使用各种技术。非易失性RAM的一个类别是电阻式RAM，包括诸如细丝电阻式随机存取存储(RRAM或ReRAM)单元、界面RRAM单元、磁阻式RAM(MRAM)单元、相变存储(PCM)单元(例如，包括锗、锑和碲的合金的硫属化合物)、忆阻器存储元件和可编程金属化单元(例如，导电桥接RAM(CBRAM)单元)的技术。用于双极型操作和单极型操作两者的包含金属氧化物电解质装置的RRAM单元由于操作时间短和低功率性能而是用于嵌入式应用和独立应用的有前途的非易失性存储装置。然而，RRAM单元可在存储阵列中表现出大的电阻变化，诸如从千位(Kbit)至千兆位(Gbit)(或者甚至兆兆位(Tbit))。所述电阻变化可导致RRAM单元的低阻态(LRS)和高阻态(HRS)的宽电阻分布。所述电阻变化还可导致用于多级单元状态(MLC)的中间状态的宽电阻分布。所述宽电阻分布可使存储阵列设计和使用困难。

技术实现思路

[0003]根据本专利技术的第一方面，公开一种装置，其包括：并行初始化电路；以及一存储阵列，联接到所述并行初始化电路，所述存储阵列包括多个存储单元，所述存储单元包括变阻材料，其中所述并行初始化电路用于执行的操作包括：对于所述存储阵列中的每个存储单元，在所述存储单元的所述变阻材料上施加第一电压以形成初始细丝；对于所述存储阵列中的每个存储单元，执行包括以下步骤的操作：在所述存储单元的所述变阻材料上施加具有第一极性的第二电压以使所述变阻材料处于第一阻态；以及在所述存储单元的所述变阻材料上施加具有第二极性的第三电压以使所述变阻材料处于第二阻态，其中所述第二极性不同于所述第一极性；对于所述存储阵列中的每个存储单元，验证所述变阻材料在所述第一阻态和/或所述第二阻态下的电阻；以及响应于所述验证的失败，对所述存储阵列中的每个存储单元重复执行所述操作。
[0004]根据本专利技术的第二方面，公开一种用于初始化存储单元的阵列的方法，所述方法包括：对于所述阵列中的每个存储单元，在所述存储单元的所述变阻材料上施加第一电压以形成初始细丝；对于所述阵列中的每个存储单元，执行包括以下步骤的操作：在所述存储单元的所述变阻材料上施加具有第一极性的第二电压以使所述变阻材料处于第一阻态；以及在所述存储单元的所述变阻材料上施加具有第二极性的第三电压以使所述变阻材料处于第二阻态，其中所述第二极性不同于所述第一极性；对于所述阵列中的每个存储单元，验证所述变阻材料在所述第一阻态和/或所述第二阻态下的电阻；以及响应于所述验证的失败，对所述阵列中的每个存储单元重复执行所述操作。
附图说明
[0005]在所附附图中通过实例的方式而并非通过限制的方式说明了本
技术实现思路
。
[0006]图1是根据一个实施方式的示出不同制造和操作阶段下的RRAM单元的框图。
[0007]图2是根据一种实现方式的示出具有常规细丝特性的存储阵列的宽电阻分布的曲线图。
[0008]图3是根据一个实施方式的使用限流FORM操作和多个细丝强化循环来初始化非易失性存储装置的方法。
[0009]图4是根据一个实施方式的示出具有更强细丝特性的存储阵列的更窄电阻分布的曲线图。
[0010]图5是根据一个实施方式的示出非易失性存储装置的并行成形测试模式的电路图。
[0011]图6是根据另一实施方式的使用限流FORM操作和多个细丝强化循环来初始化非易失性存储装置的方法。
[0012]图7是根据另一实施方式的使用限流FORM操作和多个细丝强化循环来初始化非易失性存储装置的方法。
[0013]图8是根据另一实施方式的使用限流FORM操作和多个细丝强化循环来初始化非易失性存储装置的方法。
具体实施方式
[0014]本文中实施方式描述用FORM算法来初始化非易失性存储单元来强化所述非易失性存储单元的细丝的细丝特性的技术。如上文所述，RRAM单元表现出大的电阻变化，从而导致阵列的所述非易失性存储单元的LRS和HRS的宽电阻分布。本文所述的实施方式可使所述电阻分布变窄。特别地，本文所述的实施方式控制HRS、LRS、IMS或它们的任何组合的电阻分布的尾位分布。虽然本文中相对于RRAM单元来描述各种实施方式，但其他实施方式也可与例如CBRAM单元、可编程金属化单元等不同细丝RAM技术一起使用。类似地，所示实施方式可用于包括例如界面RRAM单元、MRAM单元、PCM单元或其他可编程金属化单元的其他可变电阻单元中。而且，虽然本文中所述的各种实施方式针对非易失性存储装置中的RRAM，但在其他实施方式中，本文中所述的技术可用于不需要数据保留(诸如在非易失性存储装置中)的存储装置。
[0015]图1是根据一个实施方式的示出不同制造和操作阶段下的RRAM单元的框图。所述RRAM单元为由任何数目的材料制成的离散非易失性可重写电阻式存储单元。在所描绘的实施方式中，所述RRAM单元被制造为初始单元100，所述初始单元包含设置在顶部电极104与底部电极106之间的氧化层102中的变阻材料。所述变阻材料可以是介电材料以及具有不同电阻状态的其他材料，诸如像二氧化铪(HfO2)或氧化钛(TiOx)的各种金属氧化物。在一个实施方式中，氧化层102包含单一氧化物。在另一实施方式中，氧化层102包含多种氧化物。而且，应注意，虽然在图1中示出单一氧化层，但在其他实施方式中，可使用多层氧化层。顶部电极104可包括导电材料，例如，金属、含金属组合物、导电掺杂的半导体材料等。顶部电极106也可包含导电材料。在所描绘的实施方式中，底部电极106可包含氮化钛(TiN)。可替代地，可使用其他导电材料或阻挡金属。
[0016]通常在制造测试期间，在初始单元100制造出后，则对初始单元100执行成形操作(本文中也称作FORM操作)，从而在FORM操作之后生成单元108。在成形操作期间，在氧化层102中的变阻材料上施加电压，以形成初始细丝109。在对FORM操作后的单元108的随后使用期间，可在重置操作(本文中也称作RESET操作)中在氧化层102上施加另一电压，以使细丝断裂，如RESET操作之后的单元110的断裂细丝111所示。RESET操作之后的单元110处于HRS。在对FORM操作后的单元108的随后使用期间，可在设置操作(本文中也称作SET操作)中在氧化层102上施加另一电压，以使细丝重新成形，如SET操作之后的单元112的重新成形的细丝113所示。SET操作之后的单元112处于LRS。应注意，虽然图1所示的初始细丝109示出为特定细丝间隙位置处的单个细丝，但在其他实施方式中，所述细丝间隙可出现在开关层的任何位置处，并且在氧化层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，其特征在于，包括：并行初始化电路；以及一存储阵列，联接到所述并行初始化电路，所述存储阵列包括多个存储单元，所述存储单元包括变阻材料，其中所述并行初始化电路用于执行的操作包括：对于所述存储阵列中的每个存储单元，在所述存储单元的所述变阻材料上施加第一电压以形成初始细丝；对于所述存储阵列中的每个存储单元，执行包括以下步骤的操作：在所述存储单元的所述变阻材料上施加具有第一极性的第二电压以使所述变阻材料处于第一阻态；以及在所述存储单元的所述变阻材料上施加具有第二极性的第三电压以使所述变阻材料处于第二阻态，其中所述第二极性不同于所述第一极性；对于所述存储阵列中的每个存储单元，验证所述变阻材料在所述第一阻态和/或所述第二阻态下的电阻；以及响应于所述验证的失败，对所述存储阵列中的每个存储单元重复执行所述操作。2.如权利要求1所述的装置，其特征在于，所述第一阻态是低阻态，所述第二阻态是高阻态。3.如权利要求1所述的装置，其特征在于：施加具有所述第一极性的所述第二电压包括，作为设置操作的一部分在所述变阻材料上施加具有所述第一极性的所述第二电压，所述第一阻态是低阻态；以及施加具有所述第二极性的所述第三电压包括，作为重置操作的一部分在所述变阻材料上施加具有所述第二极性的所述第三电压，所述第二阻态是高阻态。4.如权利要求3所述的装置，其特征在于，所述操作还包括：验证所述设置操作或所述重置操作中的至少一个。5.如权利要求4所述的装置，其特征在于，所述操作还包括：当所述设置操作或所述重置操作中的至少一个失败时，断裂并重新成形所述初始细丝。6.如权利要求1所述的装置，其特征在于，在所述存储单元的所述变阻材料上施加所述第一电压以形成所述初始细丝是制造测试期间的成形操作的一部分。7.如权利要求1所述的装置，其特征在于，在所述存储单元的所述变阻材料上施加所述第一电压以形成所述初始细丝是所述存储单元在第一次使用时所执行的成形操作的一部分。8.如权利要求1所述的装置，其特征在于，在所述存储单元的所述变阻材料上施加所述第一电压以形成所述初始细丝是限流成形操作的一部分，其中，在所述限流成形操作中经过所述变阻材料的电流小于50微安。9.如权利要求1所述的装置，其特征在于，所述存储单元是电阻式随机存取存储单元。10.如权利要求1所述的装置，其特征在于...

【专利技术属性】
技术研发人员：吕志超，布伦特，
申请(专利权)人：合肥睿科微电子有限公司，
类型：发明
国别省市：