三维半导体存储器装置制造方法及图纸

提供了一种三维半导体存储器装置，所述三维半导体存储器装置包括：栅极堆叠结构，位于基体基底上，所述栅极堆叠结构包括在与基体基底的表面垂直的方向上堆叠并且彼此分隔开的栅电极；贯通区，贯穿栅极堆叠结构并且被栅极堆叠结构围绕；以及第一垂直通道结构和第二垂直通道结构，位于贯通区的两侧上并且贯穿栅极堆叠结构，其中，贯通区位于第一垂直通道结构和第二垂直通道结构之间。

3-D Semiconductor Memory Device

【技术实现步骤摘要】
三维半导体存储器装置于2018年1月26日在韩国知识产权局提交的第10-2018-0010146号且专利技术名称为“三维半导体存储器装置(Three-DimensionalSemiconductorMemoryDevice)”的韩国专利申请通过引用全部包含于此。
实施例涉及一种三维半导体存储器装置。
技术介绍
已经开发了包括在垂直于半导体基底的表面的方向上堆叠的栅电极的半导体装置。为了使得半导体装置高度集成，已经增加了堆叠的栅电极的数量。
技术实现思路
可以通过提供一种三维半导体存储器装置来实现实施例，所述三维半导体存储器装置包括：栅极堆叠结构，位于基体基底上，所述栅极堆叠结构包括在与基体基底的表面垂直的方向上堆叠并且彼此分隔开的栅电极；贯通区，贯穿栅极堆叠结构并且被栅极堆叠结构围绕；以及第一垂直通道结构和第二垂直通道结构，位于贯通区的两侧上并且贯穿栅极堆叠结构，其中，贯通区位于第一垂直通道结构和第二垂直通道结构之间。可以通过提供一种三维半导体存储器装置来实现实施例，所述三维半导体存储器装置包括：第一外部阶梯区和第二外部阶梯区，位于基体基底上；多个存储器单元阵列区，位于第一外部阶梯区与第本文档来自技高网...

【技术保护点】
1.一种三维半导体存储器装置，所述三维半导体存储器装置包括：栅极堆叠结构，位于基体基底上，所述栅极堆叠结构包括在与所述基体基底的表面垂直的方向上堆叠并且彼此分隔开的栅电极；贯通区，贯穿所述栅极堆叠结构并且被所述栅极堆叠结构围绕；以及第一垂直通道结构和第二垂直通道结构，位于所述贯通区的两侧上并且贯穿所述栅极堆叠结构，其中，所述贯通区位于所述第一垂直通道结构和所述第二垂直通道结构之间。

【技术特征摘要】
2018.01.26 KR 10-2018-00101461.一种三维半导体存储器装置，所述三维半导体存储器装置包括：栅极堆叠结构，位于基体基底上，所述栅极堆叠结构包括在与所述基体基底的表面垂直的方向上堆叠并且彼此分隔开的栅电极；贯通区，贯穿所述栅极堆叠结构并且被所述栅极堆叠结构围绕；以及第一垂直通道结构和第二垂直通道结构，位于所述贯通区的两侧上并且贯穿所述栅极堆叠结构，其中，所述贯通区位于所述第一垂直通道结构和所述第二垂直通道结构之间。2.如权利要求1所述的三维半导体存储器装置，其中，所述栅极堆叠结构包括：位于所述栅极堆叠结构的相对侧上的第一外部接触区和第二外部接触区以及位于所述第一外部接触区与所述第二外部接触区之间的内部接触区，所述第一垂直通道结构位于所述第一外部接触区与所述内部接触区之间；并且所述第二垂直通道结构位于所述第二外部接触区与所述内部接触区之间。3.如权利要求2所述的三维半导体存储器装置，所述三维半导体存储器装置还包括：贯穿所述栅极堆叠结构的分离结构，所述分离结构在与所述基体基底的所述表面平行的第一方向上延伸，其中，所述分离结构包括主分离结构，所述主分离结构在与所述基体基底的所述表面平行且与所述第一方向垂直的第二方向上分离所述栅极堆叠结构。4.如权利要求3所述的三维半导体存储器装置，其中，所述分离结构中的一些分离结构贯穿所述内部接触区。5.如权利要求4所述的三维半导体存储器装置，其中，当在平面上观看时，在所述分离结构之中的贯穿所述内部接触区的所述一些分离结构中的至少一些分离结构包括从在所述第一方向上延伸的线形状在与所述第一方向垂直的所述第二方向上突出的部分。6.一种三维半导体存储器装置，所述三维半导体存储器装置包括：第一外部阶梯区和第二外部阶梯区，位于基体基底上；多个存储器单元阵列区，位于所述第一外部阶梯区与所述第二外部阶梯区之间；内部阶梯区，位于所述多个存储器单元阵列区之间；栅极堆叠结构，位于所述多个存储器单元阵列区中，所述栅极堆叠结构延伸到所述第一外部阶梯区、所述第二外部阶梯区和所述内部阶梯区；以及贯通区，在所述内部阶梯区中贯穿所述栅极堆叠结构。7.如权利要求6所述的三维半导体存储器装置，其中，所述栅极堆叠结构包括字线，所述字线位于所述基体基底上并且位于所述存储器单元阵列区中，所述字线具有：外部接触区，延伸到所述第一外部阶梯区和所述第二外部阶梯区并且具有阶梯形状，以及内部接触区，延伸到所述内部阶梯区并且在所述内部阶梯区中具有阶梯形状，并且所述字线分别从所述存储器单元阵列区延伸并且在所述内部接触区中彼此连接。8.如权利要求7所述的三维半导体存储器装置，所述三维半导体存储器装置还包括：下基底，位于所述基体基底下方；下结构，位于所述下基底与所述基体基底之间并且包括外围电路；以及填隙绝缘层，贯穿所述基体基底，其中，所述填隙绝缘层与所述贯通区叠置。9.如权利要求8所述的三维半导体存储器装置，所述三维半导体存储器装置还包括：内部接触插塞，位于所述内部接触区中的一个上；内部外围接触插塞，贯穿所述贯通区和所述填隙绝缘层，并且电连接到所述外围电路；以及内部栅极连接线，将所述内部接触插塞电连接到所述内部外围接触插塞。10.如权利要求9所述的三维半导体存储器装置，所述三维半导体存储器装置还包括：外部接...

【专利技术属性】
技术研发人员：白石千，李星勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR