一种具有SOI结构的漏电过程自控的动态随机存储器单元制造技术

本实用新型专利技术涉及一种具有SOI（Silicon on Insulator，绝缘体上硅）结构的漏电过程自控的动态随机存储器（Dynamic Random Access Memory,DRAM）单元。其结构主要包括阵列访问晶体管，存储电容，以及隔绝它们的绝缘层。存储电容的底电极扩展至阵列访问晶体管沟道下方，并穿过绝缘层与晶体管的源极相连。与现有技术相比，本实用新型专利技术利用了扩展式电容控制晶体管沟道，能实现该存储电容在关态漏电过程中，对亚阈值漏电通道的自我控制，进一步减小了漏电流，从而提升了存储电容上电荷的保持时间。

A Dynamic Random Memory Unit with SOI Structure for Automatic Control of Leakage Process

【技术实现步骤摘要】
一种具有SOI结构的漏电过程自控的动态随机存储器单元
本专利技术涉及动态随机存储器的结构设计，特别涉及动态随机存储器的存储电容的关态漏电控制方法，尤其在改变存储电容电极结构后，利用存储电容上的电势对访问晶体管沟道的控制作用，改善了该存储电容自身在亚阈值漏电路径上的漏电，实现了漏电过程的自我控制，提高了存储电容上的电荷保存时间，即数据保持时间。
技术介绍
动态随机存储器（DRAM）是一种应用广泛的半导体存储器，在全球半导体集成电路市场份额中占大约10%，每年超过300亿美元，在通讯、计算机、服务器等中有着不可替代的作用。DRAM器件的核心存储单元简单，由一个访问晶体管和一个存储电容（1Transistor-1Capacitor,1T-1C）组成。随着集成电路制作工艺集成度的不断增加，以1T-1C为基本存储单元的DRAM已进入40nm和20nm节点，然而进一步的提高集成度面临严重的技术瓶颈。主要原因在于，存储电容上的电荷随着访问晶体管的尺寸缩小而漏电更加严重，导致存储电容上的数据保持时间减小。在DRAM芯片中，数据平均保持时间和器件数量失效率之间存在一个经验关系，即：平均数据保持时间每降本文档来自技高网...

【技术保护点】
1.一种具有SOI结构的漏电过程自控的动态随机存储器单元，其特征是，利用存储电容器上的电位对自身漏电过程进行自我控制的基本原理，存储器单元包括阵列访问晶体管，扩展式存储电容，以及隔绝它们的绝缘层；所述存储电容的底电极扩展至阵列访问晶体管沟道下方，并穿过绝缘层与晶体管的源极相连，存储电容顶电极为一良导体，通常接地；所述绝缘层位于访问晶体管沟道和扩展式电容底电极中间，为底电极对沟道控制的介电材料层；所述阵列访问晶体管位于绝缘层上方，由源极、栅极、漏极、沟道区、沟道栅极介电层组成，漏极与位线连接，栅极与字线连接，源极通过金属层与扩展式电容的底电极连接。

【技术特征摘要】
1.一种具有SOI结构的漏电过程自控的动态随机存储器单元，其特征是，利用存储电容器上的电位对自身漏电过程进行自我控制的基本原理，存储器单元包括阵列访问晶体管，扩展式存储电容，以及隔绝它们的绝缘层；所述存储电容的底电极扩展至阵列访问晶体管沟道下方，并穿过绝缘层与晶体管的源极相连，存储电容顶电极为一良导体，通常接地；所述绝缘层位于访问晶体管沟道和扩展式电容底电极中间，为底电极对沟道控制的介电材料层；所述阵列访问晶体管位于绝缘层上方，由源极、栅极、漏极、沟道区、沟道栅极介电层组成，漏极与位线连接，栅极与字线连接，源极通过金属层与扩展式电容的底电极连接。2.根据权利要求1所述的一种具有SOI结构的漏电过程自控的动态随机存储器单元，其特征是，存储电容的形式可包括沟槽式存储电容器和堆叠式存储电容器，电容器可位于绝缘层上方或绝缘层下方。3.根据权利要求1所述的一种具有SOI结构的漏电过程自控的动态随机存储器单元，其特征是，可以将总体结构翻转，将访问存储器置于绝缘层下方，而存储电容器置于绝缘层上方，保持总体相对位置和连接不变。4.根据权利要求1所述的一种具有SOI结构的漏电过程自控的动态随机存储器单元，其特...

【专利技术属性】
技术研发人员：刘文剑，刘张英喆，刘长勇，
申请(专利权)人：刘文剑，
类型：新型
国别省市：江西,36