一种漏电过程自控的凹入式沟道动态随机存储器单元制造技术

本实用新型专利技术涉及一种具有漏电过程自控能力的凹入式沟道（Recessed Channel）动态随机存储器（Dynamic Random Access Memory,DRAM）单元。其结构主要包括凹入式沟道(Recessed Channel)鳍式（Fin）访问晶体管(Access Transistor)，存储电容，以及扩展式源极金属。源极接触金属与晶体管的源极接触，并扩展到栅极与沟道之间，同时与存储电容底电极相连，扩展的源极接触金属、源极、存储电容底电极三者连接成为等电势体。与现有技术相比，本实用新型专利技术利用了扩展式源极接触金属控制鳍式晶体管的沟道，能实现与源极等电势的存储电容在关态漏电过程中，对亚阈值漏电通道的自我控制，进一步减小了漏电流，从而提升了存储电容上电荷的保持时间。

A Concave Channel Dynamic Random Memory Unit for Leakage Process Control

【技术实现步骤摘要】
一种漏电过程自控的凹入式沟道动态随机存储器单元
本专利技术涉及动态随机存储器的结构设计，特别涉及动态随机存储器的存储电容的关态漏电控制方法，尤其在加入扩展式源极金属结构后，利用与其等电势的存储电容对访问晶体管沟道的控制作用，改善了该存储电容自身在亚阈值漏电路径上的漏电，实现了漏电过程的自我控制，提高了存储电容上的电荷保存时间，即数据保持时间。
技术介绍
动态随机存储器（DRAM）是一种应用广泛的半导体存储器，在全球半导体集成电路市场份额中占大约10%，每年超过300亿美元，在通讯、计算机、服务器等中有着不可替代的作用。DRAM器件的核心存储单元简单，由一个访问晶体管和一个存储电容（1Transistor-1Capacitor,1T-1C）组成。随着集成电路制作工艺集成度的不断增加，以1T-1C为基本存储单元的DRAM已进入40nm和20nm节点，然而进一步的提高集成度面临严重的技术瓶颈。主要原因在于，存储电容上的电荷随着访问晶体管的尺寸缩小而漏电更加严重，导致存储电容上的数据保持时间减小。在DRAM芯片中，数据平均保持时间和器件数量失效率之间存在一个经验关系，即：平均数据保持时间每降本文档来自技高网...

【技术保护点】
1.一种漏电过程自控的凹入式沟道动态随机存储器单元，其特征是，结构主要包括凹入式沟道鳍式访问晶体管，存储电容，以及扩展式源极金属，同时，存储电容，扩展式源极金属，凹入式沟道鳍式访问晶体管的源极三者互相连接，成为等势体；所述扩展式源极金属扩展至沟道与栅极金属之间，并由栅极绝缘层与沟道和栅极金属隔绝，存储电容底电极与源极、源极扩展金属接触，顶电极通常接地；所述凹入式沟道鳍式访问晶体管由源极，凹入式沟道，漏极，控制凹入式沟道的栅极金属以及隔绝介电层组成，栅极金属接DRAM字线，漏极接DRAM的位线。

【技术特征摘要】
1.一种漏电过程自控的凹入式沟道动态随机存储器单元，其特征是，结构主要包括凹入式沟道鳍式访问晶体管，存储电容，以及扩展式源极金属，同时，存储电容，扩展式源极金属，凹入式沟道鳍式访问晶体管的源极三者互相连接，成为等势体；所述扩展式源极金属扩展至沟道与栅极金属之间，并由栅极绝缘层与沟道和栅极金属隔绝，存储电容底电极与源极、源极扩展金属接触，顶电极通常接地；所述凹入式沟道鳍式访问晶体管由源极，凹入式沟道，漏极，控制凹入式沟道的栅极金属以及隔绝介电层组成，栅极金属接DRAM字线，漏极接DRAM的位线。2.根据权利要求1所述的一种漏电过程自控的凹入式沟道动态随机存储器单元，其特征是，存储电容为堆叠式存储电容器，电容器位于源极和扩展式源极金属上方。3.根据权利要求1所述的一种漏电过程自控的凹入式沟道动态随机存储...

【专利技术属性】
技术研发人员：刘文剑，刘张英喆，刘长勇，
申请(专利权)人：刘文剑，
类型：新型
国别省市：江西,36