一种改善平坦化工艺中金属挤压缺陷的方法技术

本发明专利技术涉及一种改善平坦化工艺中金属挤压缺陷的方法，包括如下步骤：提供半导体衬底，在所述半导体衬底上形成有金属层间介电质层，在所述金属层间介电质层内形成有独立的金属结构；刻蚀所述金属层间介电质层，使金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度；对所述金属层间介电质层进行平坦化处理。本发明专利技术通过增加刻蚀金属层间介电质层的步骤，使金属层间介电质层的上表面形成高度差，在后续的平坦化处理步骤中，研磨的应力主要集中在金属结构以外的位置处，有效减小了金属结构所受应力，从而改善金属挤压缺陷。

A Method for Improving Metal Extrusion Defects in Flattening Process

【技术实现步骤摘要】
一种改善平坦化工艺中金属挤压缺陷的方法
本专利技术涉及半导体制造
，尤其涉及一种改善平坦化工艺中金属挤压缺陷的方法。
技术介绍
在半导体制造过程中，在两金属层结构之间通常形成有金属层间介电质层(IMD，英文全称：IntermetalDielectrics)。对于后段的工艺步骤而言，具有均匀平坦的IMD是非常重要的。现有的一种用于IMD平坦化的方法为化学机械研磨法(CMP，英文全称：Chemical-MechanicalPolishing)。然而，平坦化过程中的研磨压力会对金属层造成挤压，形成金属挤压缺陷，继而导致半导体测试或使用中电迁移(EM)失效。因此，如何提供一种改善平坦化工艺中金属挤压缺陷的方法是本领域技术人员亟待解决的一个技术问题。
技术实现思路
本专利技术提供一种改善平坦化工艺中金属挤压缺陷的方法，以解决上述技术问题。为解决上述技术问题，本专利技术提供一种改善平坦化工艺中金属挤压缺陷的方法，包括如下步骤：提供半导体衬底，在所述半导体衬底上形成有金属层间介电质层，在所述金属层间介电质层内形成有独立的金属结构；刻蚀所述金属层间介电质层，使所述金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度；对所述金属层间介电质层进行平坦化处理。较佳地，在所述刻蚀所述金属层间介电质层步骤之前，还包括在所述金属层间介电质层上形成填充层。较佳地，所述金属层间介电质层上形成有沟槽，所述填充层的厚度高于所述沟槽的深度。较佳地，所述填充层的材质具有流动性。较佳地，所述填充层为抗反射涂层。较佳地，所述填充层采用旋涂法形成。较佳地，所述平坦化处理去除的所述金属层间介电质层的厚度由所述金属结构上所需保留的金属层间介电质层厚度决定。较佳地，所述金属层间介电质层为氧化物。较佳地，所述金属层间介电质层为氧化硅和氮氧化硅中的一种或其组合。较佳地，所述半导体衬底为硅和锗硅中的一种或其组合。与现有技术相比，本专利技术提供的改善平坦化工艺中金属挤压缺陷的方法具有如下优点：1.本申请通过增加刻蚀金属层间介电质层的步骤，使所述金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度，在后续的平坦化处理步骤中，研磨的应力主要集中在金属结构以外的位置处，有效减小了金属结构所受应力，从而改善金属挤压缺陷；2.本申请通过增加刻蚀金属层间介电质层的步骤，减少了在后续的平坦化处理步骤中需要去除的部分金属层间介电质层，从而缩短了平坦化处理的时间，进一步有助于避免造成EM失效。附图说明图1为本申请提供的改善平坦化工艺中金属挤压缺陷的方法的流程图；图2a～2c为本专利技术实施例一中改善平坦化工艺中金属挤压缺陷的方法的形成步骤示意图；图3a～3d为本专利技术实施例二中改善平坦化工艺中金属挤压缺陷的方法的形成步骤示意图。图中：110-半导体衬底、120-金属结构、130-金属层间介电质层；210-半导体衬底、220-金属结构、230-金属层间介电质层、231-沟槽、240-填充层。具体实施方式为了更详尽的表述上述专利技术的技术方案，以下列举出具体的实施例来证明技术效果；需要强调的是，这些实施例用于说明本专利技术而不限于限制本专利技术的范围。实施例一本专利技术提供的改善平坦化工艺中金属挤压缺陷的方法，请参考图2a至图2c，包括如下步骤：提供半导体衬底110，在所述半导体衬底110为硅和锗硅中的一种或其组合，或本领域技术人员公知的其他半导体衬底110；在所述半导体衬底110上形成有金属层间介电质层130，所述金属层间介电质层为氧化物，例如氧化硅和氮氧化硅中的一种或其组合，或者本领域技术人员公知的其他的氧化物；所述金属层间介电质层130内形成有独立的金属结构120，如图2a所示；刻蚀所述金属层间介电质层130，使所述金属层间介电质层130的上表面形成高度差，且所述金属结构120上方对应的所述金属层间介电质层130的高度，低于所述半导体衬底110上所述金属结构120以外的位置处对应的所述金属层间介电质层130的高度，换句话说，所述金属结构120所在的位置处对应所述金属层间介电质层130的上表面的最低处，如图2b所示；对所述金属层间介电质层130进行平坦化处理，如图2c所示，较佳地，所述平坦化处理去除的所述金属层间介电质层130的厚度由所述金属结构120上所需保留的金属层间介电质层130厚度决定。本申请通过增加刻蚀金属层间介电质层130的步骤，使所述金属结构120上方对应的所述金属层间介电质层130的高度，低于所述半导体衬底110上所述金属结构120以外的位置处对应的所述金属层间介电质层130的高度，在后续的平坦化处理步骤中，研磨的应力主要集中在金属结构120以外的位置处，有效减小了金属结构120所受应力，从而改善金属挤压缺陷；另外，本申请通过增加刻蚀金属层间介电质层130的步骤，减少了在后续的平坦化处理步骤中需要去除的部分金属层间介电质层130，从而缩短了平坦化处理的时间，进一步有助于避免造成EM失效。实施例二请参考图3a至3d，本实施例的具体步骤包括：提供半导体衬底210，所述半导体衬底210上形成有金属层间介电质层230，所述金属层间介电质层230内形成有独立的金属结构220，如图3a所示；在所述金属层间介电质层230上形成填充层240，如图3b所示；刻蚀所述金属层间介电质层230以及其上的填充层240，使所述金属层间介电质层230的上表面形成高度差，且所述金属结构220上方对应的所述金属层间介电质层230的高度，低于所述半导体衬底210上所述金属结构220以外的位置处对应的所述金属层间介电质层230的高度，如图3c所示；对所述金属层间介电质层230进行平坦化处理，如图3d所示。本实施例与实施例一的区别在于：在所述刻蚀所述金属层间介电质层230步骤之前，还包括在所述金属层间介电质层上形成填充层240，用于改善光刻过程中因反射造成的缺陷。请继续参考图3a，本实施例中，所述金属层间介电质层230上形成有沟槽231，所述填充层240的厚度高于所述沟槽231的深度，即确保所述填充层240能够完全填充沟槽231，较佳地，所述填充层240的材质具有流动性，以更好地填充所述沟槽231。较佳地，所述填充层240为抗反射涂层(BARC)，例如聚酰胺树脂、酚醛树脂、丙烯酸树脂等。较佳地，所述填充层240采用旋涂法形成，以获得密度较大的涂层。利用上述方法，大大减少了后段金属短路/开路的问题，且提高了产率。综上所述，本专利技术提供的改善平坦化工艺中金属挤压缺陷的方法，包括如下步骤：提供半导体衬底，在所述半导体衬底上形成有金属层间介电质层，在所述金属层间介电质层内形成有独立的金属结构；刻蚀所述金属层间介电质层，使金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度；对所述金属层间介电质层进行平坦化处理。本专利技术通过增加刻蚀金属层间介电质层的步骤，使金属层间介电质层的上表面形成高度差，在后续的平坦化本文档来自技高网...

【技术保护点】
1.一种改善平坦化工艺中金属挤压缺陷的方法，其特征在于，包括如下步骤：提供半导体衬底，在所述半导体衬底上形成有金属层间介电质层，在所述金属层间介电质层内形成有独立的金属结构；刻蚀所述金属层间介电质层，使所述金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度；对所述金属层间介电质层进行平坦化处理。

【技术特征摘要】
1.一种改善平坦化工艺中金属挤压缺陷的方法，其特征在于，包括如下步骤：提供半导体衬底，在所述半导体衬底上形成有金属层间介电质层，在所述金属层间介电质层内形成有独立的金属结构；刻蚀所述金属层间介电质层，使所述金属层间介电质层的上表面形成高度差，且所述金属结构上方对应的所述金属层间介电质层的高度，低于所述半导体衬底上所述金属结构以外的位置处对应的所述金属层间介电质层的高度；对所述金属层间介电质层进行平坦化处理。2.如权利要求1所述的方法，其特征在于，在所述刻蚀所述金属层间介电质层步骤之前，还包括在所述金属层间介电质层上形成填充层。3.如权利要求2所述的方法，其特征在于，所述金属层间介电质层上形成有沟槽，所述填充层...

【专利技术属性】
技术研发人员：于涛，曹秀亮，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31