一种数字线性稳压器制造技术

本发明专利技术提供了一种数字线性稳压器，包括带隙基准源、时钟信号产生模块、比较器、调整管选择与控制电路、调整管电路、反馈电压。时钟信号产生模块产生时钟信号CLK，分别向比较器、调整管选择与控制电路提供时钟信号；带隙基准源产生基准电压VBG。所述反馈电路接收所述数字线性稳压器的输出电压Vout，并输出反馈电压VFB至所述比较器。所述比较器在每个时钟信号CLK的上升沿或者下降沿将反馈电压VFB与基准电压VBG进行比较并将比较结果输出给调整管选择与控制电路。所述调整管选择与控制电路根据该比较结果确定一数字控制码，其中该数字控制码用来控制所述调整管电路中的调整管的开启数量。所述反馈电压VFB或者所述基准电压VBG随所述数字控制码的变化而被调整。

A Digital Linear Regulator

【技术实现步骤摘要】
一种数字线性稳压器
本专利技术涉及稳压器，尤其涉及数字线性稳压器。
技术介绍
线性稳压器电路的主要作用是给系统内部模块提供稳定的低噪声电源。线性稳压器电路是微控制器(MCU)系统必不可少的重要电路模块，广泛应用于模拟集成电路和数模混合集成电路领域。图1示出传统的数字线性稳压器的架构原理图。如图1所示，传统的数字线性稳压器电路由比较器、数字逻辑控制模块和开关阵列调整管构成。负载电流发生变化时，逻辑控制模块通过控制调整管的开启数量实现稳压功能。这种结构在输出外接大电容时存在如图2所示的收敛性问题。参考模拟线性稳压器，其负载电流约大，则输出电平就越低。因此，当数字线性稳压器将基准电压VBG的电压固定在唯一电平值时，意味着电路负载调整率极小，也就是反馈环路增益极高，这时就容易发生图2所示的振荡问题。结合图2，该振荡问题详述如下：当输出电压Vout高于基准电平VBG时，数字控制码(Digitalcode)会下降，减少工作的调整管个数从而降低Vout，当Vout到达VH时，输出开始呈下降趋势，此时的数字控制码code1已经是稳定状态的控制码，然而由于电路响应速度问题，Vout仍处于高于VBG的状态，因此控制码会继续下降，减少调整管个数，直到Vout下降到VBG，但这时控制码已经远远低于code1，开启的调整管数量不足以提供负载电流iout，从而Vout会继续下降低于VBG，导致控制码开始上升，与下降时情况相同，当Vout下降到VL时，输出电平开始呈现上升趋势，控制码code2为稳定的控制码，但由于Vout仍低于VBG，因此控制码会继续上升。如此循环往复，控制码最终会在若干个(大于2)控制码之间来回振荡，即不收敛。因此，亟需一种新的架构或新的控制方式来解决这一问题，并且新的架构或控制方式不能增加过多的芯片成本。
技术实现思路
本专利技术所要解决的一个技术问题是提供一种数字线性稳压器，能够在负载电容较大且稳压器响应速度较慢的条件下，让控制调整管的数字控制码(digitalcode)收敛到在两个档位之间切换。本专利技术提供了一种数字线性稳压器，所述数字线性稳压器电路包括带隙基准源、时钟信号产生模块、比较器、调整管选择与控制电路、调整管电路、反馈电压。所述时钟信号产生模块，被配置成产生时钟信号CLK，分别向所述比较器、所述调整管选择与控制电路提供时钟信号；所述带隙基准源，被配置成产生基准电压VBG，并输出至所述比较器；所述反馈电路，被配置成接收所述数字线性稳压器的输出电压Vout，并输出反馈电压VFB至所述比较器；所述比较器具有第一输入端、第二输入端和输出端，第一输入端与所述带隙基准源的基准电压VBG耦接，第二输入端与反馈电压VFB耦接；所述比较器的输出端和调整管选择与控制电路耦接；所述比较器在每个时钟信号CLK的上升沿或者下降沿将所述反馈电压VFB与基准电压VBG进行比较并将比较结果通过所述输出端输出给所述调整管选择与控制电路；所述调整管选择与控制电路，被配置成接收所述比较器输出端的输出信号，并根据该输出信号确定一数字控制码，其中该数字控制码用来控制在若干个时钟周期中所述调整管电路中的调整管的开启数量；其中，所述反馈电压VFB或者所述基准电压VBG随所述数字控制码的变化而被调整。在一个实施例中，所述数字控制码响应于所述负载电流的变化而变化。在一个实施例中，所述反馈电路还被配置成检测所述数字控制码，当所述数字线性稳压器的负载电流下降时，令所述反馈电压VFB随所述数字控制码的下降而降比例上升，从而使得所述数字控制码不断地下降并收敛到第一数字控制码和第二数字控制码之间。在一个实施例中，所述反馈电压VFB＝k*Vout，其中k小于1且随所述数字控制码降低而降低。在一个实施例中，所述带隙基准源还被配置成检测所述数字控制码，当所述数字线性稳压器的当负载电流下降时，令所述基准电压VBG随所述数字控制码的下降而等比例上升，从而使得所述数字控制码不断地下降并收敛至第一数字控制码和第二数字控制码之间。在一个实施例中，所述调整管电路具有多个调整管。在一个实施例中，所述数字线性稳压器电路的输出端Vout与地之间还耦接一负载电容。本专利技术提供的数字线性稳压器是一种可以外接大电容且对响应时间要求低的线性稳压器。该电路在传统数字线性稳压器的基础上，利用比较器输出信号产生的控制码对反馈电阻串反馈点进行调整，就能够实现数字线性稳压器控制码收敛的需求。并且由于对响应时间需求的降低，就可以节省电路功耗。附图说明本专利技术的以上
技术实现思路
以及下面的具体实施方式在结合附图阅读时会得到更好的理解。需要说明的是，附图仅作为所请求保护的专利技术的示例。在附图中，相同的附图标记代表相同或类似的元素。图1示出现有技术中的一种数字线性稳压器的架构原理图；图2示出现有技术中的数字线性稳压器的收敛性问题；图3示出根据本专利技术一实施例的数字线性稳压器架构原理图；图4示出根据本专利技术一实施例的数字线性稳压器实现方式一的工作原理示意图；以及图5示出根据本专利技术一实施例的数字线性稳压器实现方式一的工作原理示意图。具体实施方式以下在具体实施方式中详细叙述本专利技术的详细特征以及优点，其内容足以使任何本领域技术人员了解本专利技术的
技术实现思路
并据以实施，且根据本说明书所揭露的说明书、权利要求及附图，本领域技术人员可轻易地理解本专利技术相关的目的及优点。线性稳压器电路的主要作用是给系统内部模块提供稳定的低噪声电源。线性稳压器电路是微控制器(MCU)系统必不可少的重要电路模块，广泛应用于模拟集成电路和数模混合集成电路领域。传统数字线性稳压器架构如图1所示。传统数字线性稳压器电路由比较器，数字逻辑控制模块和开关阵列调整管构成。传统的数字线性稳压器的基准电压VBG通常保持恒定，反馈电压VFB与Vout是固定比例关系。负载电流发生变化时，逻辑控制模块通过控制调整管的开启数量实现稳压功能。这种结构在输出外接大电容时存在如图2所示的收敛性问题。参考模拟线性稳压器，其负载电流越大，输出电平就越低。因此，当数字线性稳压器将基准电压VBG的电压固定在唯一电平值时，意味着电路负载调整率极小，也就是反馈环路增益极高，这时就容易发生如图2所示的振荡问题，详述如下：当输出电压Vout高于基准电平VBG时，数字控制码(Digitalcode)会下降，减少工作的调整管个数从而降低Vout，当Vout到达VH时，输出开始呈下降趋势，此时的控制码code1已经是稳定状态的控制码，然而，由于电路响应速度问题，Vout仍处于高于VBG的状态，因此控制码会继续下降，减少调整管个数，直到Vout下降到VBG，但这时控制码已经远远低于code1，开启的调整管数量不足以提供负载电流iout，从而Vout会继续下降低于VBG，导致控制码开始上升，与下降时情况相同，当Vout下降到VL时，输出电平开始呈现上升趋势，控制码code2为稳定的控制码，但由于Vout仍低于VBG，因此控制码会继续上升。如此循环往复，控制码最终会在若干个(大于2)控制码之间来回振荡，即不收敛。因此系统需要采用其他控制方式来解决这一问题，并且新的控制方式不能增加过多的芯片成本。本专利技术提供了一种数字线性稳压器，通过调整反馈电平随负载电流变化的方式让数字线性稳压器的调节管控制码收敛到在两个档位之间切换，解本文档来自技高网...

【技术保护点】
1.一种数字线性稳压器，其特征在于，所述数字线性稳压器电路包括带隙基准源、时钟信号产生模块、比较器、调整管选择与控制电路、调整管电路、反馈电压；所述时钟信号产生模块，被配置成产生时钟信号CLK，分别向所述比较器、所述调整管选择与控制电路提供时钟信号；所述带隙基准源，被配置成产生基准电压VBG，并输出至所述比较器；所述反馈电路，被配置成接收所述数字线性稳压器的输出电压Vout，并输出反馈电压VFB至所述比较器；所述比较器具有第一输入端、第二输入端和输出端，第一输入端与所述带隙基准源的基准电压VBG耦接，第二输入端与反馈电压VFB耦接；所述比较器的输出端和调整管选择与控制电路耦接；所述比较器在每个时钟信号CLK的上升沿或者下降沿将所述反馈电压VFB与基准电压VBG进行比较并将比较结果通过所述输出端输出给所述调整管选择与控制电路；所述调整管选择与控制电路，被配置成接收所述比较器输出端的输出信号，并根据该输出信号确定一数字控制码，其中该数字控制码用来控制所述调整管电路中的调整管的开启数量；其中，所述反馈电压VFB或者所述基准电压VBG随所述数字控制码的变化而被调整。

【技术特征摘要】
1.一种数字线性稳压器，其特征在于，所述数字线性稳压器电路包括带隙基准源、时钟信号产生模块、比较器、调整管选择与控制电路、调整管电路、反馈电压；所述时钟信号产生模块，被配置成产生时钟信号CLK，分别向所述比较器、所述调整管选择与控制电路提供时钟信号；所述带隙基准源，被配置成产生基准电压VBG，并输出至所述比较器；所述反馈电路，被配置成接收所述数字线性稳压器的输出电压Vout，并输出反馈电压VFB至所述比较器；所述比较器具有第一输入端、第二输入端和输出端，第一输入端与所述带隙基准源的基准电压VBG耦接，第二输入端与反馈电压VFB耦接；所述比较器的输出端和调整管选择与控制电路耦接；所述比较器在每个时钟信号CLK的上升沿或者下降沿将所述反馈电压VFB与基准电压VBG进行比较并将比较结果通过所述输出端输出给所述调整管选择与控制电路；所述调整管选择与控制电路，被配置成接收所述比较器输出端的输出信号，并根据该输出信号确定一数字控制码，其中该数字控制码用来控制所述调整管电路中的调整管的开启数量；其中，所述反馈电压VFB或者所述基准电压VBG随所述数字控制码的变化...

【专利技术属性】
技术研发人员：白胜天，任小娇，
申请(专利权)人：西安中颖电子有限公司，
类型：发明
国别省市：陕西,61