用于三维半导体结构的检验的缺陷发现及配方优化组成比例

本文中描述用于发现掩埋于三维半导体结构内的所关注缺陷DOI及配方优化的方法及系统。通过存储与受测量的所述半导体结构的总深度的一子组相关联的图像而减小经受缺陷发现及验证的半导体晶片的体积。记录与一或多个聚焦平面或聚焦范围处的缺陷位置相关联的图像片块。基于以下各项中的任一者而减少所考虑光学模式的数目：一或多个所测量晶片级缺陷图征与一或多个预期晶片级缺陷图征的比较、所测量缺陷信噪比及无需逆向处理而验证的缺陷。此外，采用经验证缺陷及所记录图像来训练扰乱筛选程序且优化测量配方。将所述经训练扰乱筛选程序应用于缺陷图像以选择最优光学模式来用于生产。

Defect Discovery and Formulation Optimization for Three-dimensional Semiconductor Structure Inspection

【技术实现步骤摘要】
【国外来华专利技术】用于三维半导体结构的检验的缺陷发现及配方优化相关申请案的交叉参考本申请案依据35U.S.C.§119主张2016年11月30日提出申请的第62/427,973号美国临时专利申请案及2016年11月30日提出申请的第62/427,917号美国临时专利申请案的优先权。每一临时申请案的标的物以其全文引用的方式并入本文中。
所描述实施例涉及试样检验系统，且更明确地说涉及半导体晶片检验模态。
技术介绍
通常通过施加于衬底或晶片的一系列处理步骤而制作例如逻辑装置及存储器装置等半导体装置。半导体装置的各种特征及多个结构层级是通过这些处理步骤而形成。举例来说，除其它外，光刻是涉及在半导体晶片上产生图案的一种半导体制作工艺。半导体制作工艺的额外实例包含但不限于化学机械抛光、蚀刻、沉积及离子植入。可在单个半导体晶片上制作多个半导体装置，且接着将其分离成个别半导体装置。在半导体制造工艺期间的各个步骤处使用检验工艺来检测晶片上的缺陷以促成较高合格率。随着设计规则及工艺窗的大小持续缩小，在维持高吞吐量的同时需要检验系统来俘获更广范围的物理缺陷。例如未图案化晶片检验系统及经图案化晶片检验系统等检验系统照射且检验晶片以发现不期望缺陷。随着半导体设计规则持续演进，必须检测到的最小缺陷大小在大小上持续缩小。另外，存储器架构正在从二维浮删架构转变为全三维几何形状。在一些实例中，膜堆叠及经蚀刻结构极深(例如，深度深达六微米或更深)。这些高纵横比结构给经图案化晶片检验带来挑战。测量掩埋于这些结构内的缺陷的能力对于实现所要性能水平及装置合格率至关重要。在一些实例中，采用电子测试来检测掩埋于三维结构内的缺陷。然而，必须在执行电子测试之前制作多个装置层。因此，缺陷无法在生产循环早期被检测出。因此，执行电子测试过于昂贵，特别是在生产工艺的研究及开发以及量产阶段，在所述阶段中对缺陷的快速评估是至关重要的。在一些其它实例中，可基于基于x射线的测量技术检测掩埋于三维结构内的缺陷。举例来说，可采用x射线衍射测量系统或相干x射线成像系统来检测掩埋缺陷。基于X射线的测量技术具有非破坏性优势，但吞吐量相当低。在一些其它实例中，直接采用电子束检验(EBI)来检测掩埋于三维结构内的缺陷。然而，EBI检测超过大约一微米的深度的缺陷的能力极为有限。在许多实例中，EBI限于远小于一微米(例如，小于五十纳米)的深度。此限制归因于在发生样本失真或破坏之前电子剂量的实际限制。因此，EBI作为用于厚三维结构的缺陷检测工具的有效性是有限的。一些传统光学检验技术已被证明可有效地检测掩埋于三维结构内的缺陷。在一个实例中，在不同焦深处采用共焦光学检验。共焦成像消除来自焦平面上方及下方的结构的假性或扰乱光学信号。第2014/0300890号美国专利公开案中更详细地描述共焦光学检验技术，所述专利公开案以其全文引用的方式并入本文中。在另一实例中，采用旋转照射射束来检测掩埋于相对厚层中的缺陷。第2014/0268117号美国专利公开案中更详细地描述利用旋转照射射束的光学检验，所述专利公开案以其全文引用的方式并入本文中。在另一实例中，采用不同照射波长范围来检测掩埋缺陷，如第9,075,027号美国专利中所更详细地描述，所述专利以其全文引用的方式并入本文中。在又一实例中，采用多个离散光谱带来检测掩埋缺陷，如第8,912,495号美国专利中所更详细地描述，所述专利以其全文引用的方式并入本文中。传统上，缺陷发现及检验配方优化是基于对平面二维结构的检验。采用光学检验工具来测量与位于晶片表面处的二维结构(例如，小于一微米厚)相关联的大数目个所关注缺陷(DOI)。通过利用扫描电子显微镜(SEM)工具检验所识别DOI来验证由光学检验工具检测到的DOI。此通常被称为SEM复检。SEM工具能够将DOI准确地分类为真正DOI或扰乱缺陷(即，光学检验工具所识别的实际上并非缺陷的缺陷)。基于SEM复检，配制用于光学检验工具的检验配方，所述检验配方使真正DOI俘获率最大化且使扰乱缺陷俘获率最小化。在传统实践中，缺陷发现及配方优化涉及晶片的光学检验与SEM复检之间的反复以趋近所要测量配方。对于二维结构来说，光学检验工具的缺陷发现及配方开发的此反复方法相当有效且具时效性。然而，对于三维结构的检验来说，缺陷发现及配方开发的传统方法极为耗时且不实用。SEM具有极为有限的穿透深度。因此，SEM复检仅对在受检验结构的表面处或极接近表面的缺陷的测量有效。为了验证掩埋于三维结构内的缺陷，必须对晶片进行逆向处理(de-process)以发现掩埋缺陷。晶片逆向处理是耗时的且会因移除层以揭露由光学检验工具检测到的DOI而使晶片遭到破坏。因此，像通常检验二维结构那样，在光学检验与SEM复检之间反复以发现缺陷及优化测量配方并不可行。此外，针对三维结构的光学检验所必须考虑的可用模式的数目远大于二维结构的光学检验，这是因为检测掩埋结构的缺陷更困难且很大程度上取决于结构本身。此外，对三维结构的光学检验是基于涉及大量数据的离焦测量(即，在贯穿结构的多个深度处收集的三维图像)。存储及处理极大数目个三维图像是不实用的。尽管已出现用于检测掩埋于三维结构内的可能缺陷的光学检验技术，但现有缺陷发现及配方优化技术已被证明对于涉及三维结构的测量应用并不实用。期望改进适用于垂直半导体装置(例如3D存储器、VNAND存储器或其它垂直结构)的光学检验系统的缺陷发现及配方优化。
技术实现思路
本文中描述用于改进对掩埋于三维半导体结构内的所关注缺陷(DOI)的检测及分类的方法及系统。明确地说，本文中描述用于具有缺陷验证及无缺陷验证的缺陷发现及测量配方优化的方法及系统。在一个方面中，通过存储与一子组受测量半导体结构的总深度相关联的图像来减小经受缺陷发现及验证的半导体晶片的三维体积。以此方式，作为测量配方优化过程的一部分而必须收集并分析的图像数据量被减少。在确定一或多个聚焦平面或聚焦范围之后，检验系统记录与一或多个聚焦平面或聚焦范围处的缺陷位置(而非贯穿结构的整个深度)相关联的图像片块。以此方式，与缺陷发现相关联的所记录数据量限制于一子组的深度。在后续缺陷验证及配方优化过程中采用所记录数据。通过限制所记录数据量，后续缺陷验证及配方优化过程被极大地简化。在另一方面中，基于一或多个所测量晶片级缺陷图征与一或多个预期晶片级缺陷图征之间的比较而减少所考虑光学模式的数目。在一个实例中，晶片级缺陷图征是晶片缺陷图谱，其图解说明晶片区域中缺陷更高度集中或不太高度集中的区。通常，晶片级缺陷图征包含跨越整个受检验晶片区域而显露的晶片缺陷的任何指示。在又一方面中，基于所测量缺陷信噪比而减少所考虑光学模式的数目。在一个实例中，在一或多个聚焦平面或聚焦层级处分析与每一选定光学模式相关联的信噪比。选择具有最高信噪比的光学模式以供进一步考虑，且摒弃其它光学模式。在又一方面中，基于无需逆向处理的SEM缺陷复检而减少所考虑光学模式的数目。在一个实例中，执行SEM复检测量以验证表面处或略低于表面的所关注缺陷。在一个实例中，利用高能量SEM来复检掩埋于所考虑结构内的缺陷。将由SEM复检验证的缺陷与光学检验结果进行比较，且选择具有最高经验证缺陷俘获率及最小扰乱缺陷俘获率的光学模式以供进一步考虑。在另一方面中，将本文档来自技高网...

【技术保护点】
1.一种方法，其包括：根据多种光学模式中的每一者在安置于半导体晶片上的多个垂直堆叠结构中的每一者内的多个聚焦平面中的每一者处于多个缺陷位置处将一定量的照射光提供到所述半导体晶片；根据所述多种光学模式中的每一者响应于所述多个聚焦平面中的每一者处的所述多个缺陷位置中的每一者处的所述照射光量而对来自所述垂直堆叠结构中的每一者的一定量的光进行成像；从所述多个缺陷位置选择一或多个缺陷位置；根据所述多种光学模式产生贯穿所述垂直堆叠结构的不同聚焦平面处的所述选定缺陷位置中的每一者处的多个图像；选择所述多个聚焦平面的一子组；及根据所述多种光学模式中的每一者存储在所述多个聚焦平面的所述选定子组中的每一者处的所述多个缺陷位置中的每一者处的图像。

【技术特征摘要】
【国外来华专利技术】2016.11.30 US 62/427,973;2016.11.30 US 62/427,917;1.一种方法，其包括：根据多种光学模式中的每一者在安置于半导体晶片上的多个垂直堆叠结构中的每一者内的多个聚焦平面中的每一者处于多个缺陷位置处将一定量的照射光提供到所述半导体晶片；根据所述多种光学模式中的每一者响应于所述多个聚焦平面中的每一者处的所述多个缺陷位置中的每一者处的所述照射光量而对来自所述垂直堆叠结构中的每一者的一定量的光进行成像；从所述多个缺陷位置选择一或多个缺陷位置；根据所述多种光学模式产生贯穿所述垂直堆叠结构的不同聚焦平面处的所述选定缺陷位置中的每一者处的多个图像；选择所述多个聚焦平面的一子组；及根据所述多种光学模式中的每一者存储在所述多个聚焦平面的所述选定子组中的每一者处的所述多个缺陷位置中的每一者处的图像。2.根据权利要求1所述的方法，其进一步包括：调整与所述多种光学模式中的每一者相关联的缺陷检测算法的一或多个参数值，以将在所述多种光学模式中的每一者下所测量的晶片级图征与预期晶片级图征进行拟合；基于与所述多种光学模式中的每一者相关联的所述拟合的优度而选择所述多种光学模式的一子组以供进一步考虑。3.根据权利要求1所述的方法，其进一步包括：估计与所述多种光学模式中的每一者相关联的信噪比；及基于与所述多种光学模式中的每一者相关联的所述所估计信噪比而选择所述多种光学模式的一子组以供进一步考虑。4.根据权利要求1所述的方法，其进一步包括：在不对所述半导体晶片进行逆向处理的情况下在所述选定缺陷位置中的一或多者处执行扫描电子显微镜SEM测量；及基于所述SEM测量而选择所述多种光学模式的一子组以供进一步考虑。5.根据权利要求1所述的方法，其进一步包括：验证掩埋于安置在所述半导体晶片上的所述多个垂直堆叠结构中的一或多者内的一或多个缺陷；根据所述多种光学模式中的每一者将所述经验证缺陷中的每一者映射到所述多个聚焦平面的所述选定子组中的每一者处的缺陷位置的对应图像；及基于所述经验证缺陷及所述对应图像而训练三维扰乱筛选程序以筛除扰乱缺陷。6.根据权利要求5所述的方法，其中所述训练是基于所述经验证缺陷的图像和所述对应图像或与所述经验证缺陷相关联的特征向量和与所述对应图像相关联的特征向量。7.根据权利要求5所述的方法，其中所述训练涉及训练机器学习网络以筛除扰乱缺陷。8.根据权利要求5所述的方法，其中所述训练涉及训练基于离焦特征的自动分类程序。9.根据权利要求5所述的方法，其中所述训练涉及基于人工产生的规则而训练基于规则的树分类程序。10.根据权利要求5所述的方法，其进一步包括：利用所述所训练三维扰乱筛选程序根据所述多种光学模式中的每一者而筛选所述多个聚焦平面的所述选定子组中的每一者处的所述多个缺陷位置中的每一者处的所述图像中的每一者；及基于与所述多种光学模式中的每一者相关联的真正缺陷俘获率及扰乱缺陷俘获率而从所述多种光学模式选择一种光学模式。11.根据权利要求10所述的方法，其中所述选择涉及调整与所述多种光学模式中的每一者相关联的缺陷检测算法的一或多个参数值以实现预定扰乱俘获率，从而针对所述预定扰乱俘获率选择实现最高真正缺陷俘获率的光学模式。12.根据权利要求5所述的方法，其中对所述一或多个掩埋缺陷的所述验证涉及对所述半导体晶片的电压对比检验。13.根据权利要求5所述的方法，其中对所述一或多个掩埋缺陷的所述验证涉及在所述半导体晶片制作完成之后对所述半导体晶片进行位图测试。14.根据权利要求5所述的方法，其中对所述一或多个掩埋缺陷的所述验证涉及对所述半导体晶片进行逆向处理且通过扫描电子显微镜SEM进行复检。15.根据权利要求5所述的方法，其中所述经验证缺陷中的每一者的位置是以KLARF文件格式存储。16.根据权利要求5所述的方法，其进一步包括：根据所述多种光学模式中的每一者将在所述多个聚焦平面的所述选定子组中的每一者处的所述多个缺陷位置中的每一者处的所述图像分组成多个分组；及从所述多个分组中的每一者选择所述多个缺陷位置中的一或多者以产生一组多样化掩埋缺陷，其中经受验证的所述一或多个缺陷包含所述组多样化掩埋缺陷。17.一种系统，其包括：照射子系统，其根据多种光学模式中的每一者在安置于半导体晶片上的多个垂直堆叠结构中的每一者内的多个聚焦平面中的每一者处于多个缺陷位置处将一定量的照射光提供到所述半导体晶片；聚光子系统，其根据所述多种光学模式中的每一者将在所述多个聚焦平面中的每一者处的所述多个缺陷位置中的每一者处来自所述垂直堆叠结构中的每...

【专利技术属性】
技术研发人员：S·巴塔查里亚，D·夏尔马，C·马厄，华波，P·梅斯热，R·达南，
申请(专利权)人：科磊股份有限公司，
类型：发明
国别省市：美国,US