【技术实现步骤摘要】
导电插塞结构及半导体器件
本技术涉及半导体制造
，尤其涉及一种导电插塞结构及半导体器件。
技术介绍
随着集成电路的制作向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬底中的器件之间的导通，是通过金属层与金属层之间或者金属层与衬底之间的介质层中的导电插塞来实现的。对于导电插塞来说，接触电阻是一个关键的尺寸，随着集成电路集成度的提高，半导体制造工艺的特征尺寸也越来越小，导致导电插塞的接触电阻越来越高，为了降低接触电阻，导电插塞中通常会采用硅化物工艺形成硅化物层以降低接触电阻，但是硅化物层也会产生较大的结漏，对于存储器件来说，结漏对是数据保存非常不利。
技术实现思路
本技术的目的在于提供一种导电插塞结构及半导体器件，能够同时降低接触电阻和结漏。为了达到上述目的，本技术提供了一种导电插塞结构，形成于一衬底的源区和/或漏区的接触孔内，所述导电...
【技术保护点】
1.一种导电插塞结构，形成于一衬底的源区和/或漏区的接触孔内，其特征在于，所述导电插塞结构包括：硅化物层，所述硅化物层覆盖所述接触孔的侧壁及底壁；绝缘层，位于对应覆盖所述接触孔底壁的所述硅化物层上；导电层，填充在所述接触孔中并位于所述硅化物层及所述绝缘层上。
【技术特征摘要】
1.一种导电插塞结构，形成于一衬底的源区和/或漏区的接触孔内，其特征在于，所述导电插塞结构包括：硅化物层，所述硅化物层覆盖所述接触孔的侧壁及底壁；绝缘层，位于对应覆盖所述接触孔底壁的所述硅化物层上；导电层，填充在所述接触孔中并位于所述硅化物层及所述绝缘层上。2.如权利要求1所述的导电插塞结构，其特征在于，所述导电插塞结构还包括缓冲层，所述缓冲层覆盖所述绝缘层以及对应覆盖所述接触孔侧壁上的所述硅化物层。3.如权利要求2所述的导电插塞结构，其特征在于，所述缓冲层为钛层和氮化钛层的叠层或镓层与氮化镓层的叠层。4.如权利要求2所述的导电插塞结构，其特征在于，所述缓冲层的厚度介于4nm-10nm。5.如权利要求1所述的导电插塞结构，其特征在于，所述接触孔在垂直于深度方向上的横截面宽度介于20nm-50nm。6.如权利要求1所述的导电插塞结构，其特征在于，所述硅化物层的材料包括硅化钴、硅化镍、...
【专利技术属性】
技术研发人员：刘志拯，郑新薇，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。