一种顶栅型薄膜晶体管及其制作方法技术

本发明专利技术公开了一种顶栅型薄膜晶体管，所述顶栅型薄膜晶体管包括：衬底、氧化物修饰层、有源层、栅绝缘层、栅极、钝化层、源极和漏极；所述氧化物修饰层设置于所述衬底与所述有源层之间。氧化物修饰层可对顶栅型薄膜晶体管的性能进行调节，达到了提高稳定性的作用，同时还可将氧化物修饰层和有源层同时进行图形化，可不增加光刻次数，因而在不增加光刻成本的前提下提高了顶栅型薄膜晶体管的性能。

【技术实现步骤摘要】
一种顶栅型薄膜晶体管及其制作方法
本专利技术实施例涉及半导体制造技术，尤其涉及一种顶栅型薄膜晶体管及其制作方法。
技术介绍
近年来，随着平板显示(FlatPanelDisplay，FPD)尤其是有机电致发光显示(OrganicLight-EmittingDiode，OLED)的迅猛发展，作为核心技术的薄膜晶体管(ThinFilmTransistor，TFT)背板技术也在经历着深刻的变革。金属氧化物半导体具有载流子迁移率较高(1～100cm2/Vs)、对可见光透明，工艺简单、成本低、大面积均匀性高等优点，在平板显示的TFT基板领域，有替代用传统硅工艺制备的薄膜晶体管的趋势，而成为产业界和学术界的焦点。然而，氧化物TFT器件在显示屏工作时，由于实际工作环境中光、热等条件的作用，长时间工作将会导致TFT特性的变化，如阈值电压的漂移，光稳定性变差等，然而现有技术对如何调节氧化物TFT的阈值电压，提高TFT器件光稳定性的问题并不能很好的解决，也严重制约了氧化物TFT在平板显示器件上的应用。
技术实现思路
本专利技术提供一种顶栅型薄膜晶体管及其制作方法，以实现对顶栅型薄膜晶体管性能的调整。第一方面，本专利技术实施例提供了一种顶栅型薄膜晶体管，所述顶栅型薄膜晶体管包括：衬底、氧化物修饰层、有源层、栅绝缘层、栅极、钝化层、源极和漏极；所述氧化物修饰层设置于所述衬底与所述有源层之间。可选的，所述氧化物修饰层的材料包括n型氧化物材料。可选的，所述氧化物修饰层的材料包括p型氧化物材料。可选的，所述n型氧化物材料包括氧化钽、氧化铪、氧化锆和氧化镧中的至少一种，所述p型氧化物材料包括氧化铜、氧化镍和氧化锡中的至少一种。可选的，当所述氧化物修饰层的材料包括n型氧化物材料时，所述氧化物修饰层还掺杂有稀土元素氧化物，其中的稀土元素包括钕(Nd)、镨(Pr)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)中的至少一种。可选的，所述稀土元素与所述氧化物修饰层的质量比为1％-40％。可选的，所述氧化物修饰层的厚度为5nm-20nm。可选的，所述氧化物修饰层设置于所述衬底与所述有源层之间，所述氧化物修饰层的材料为氧化钇。第二方面，本专利技术实施例还提供了一种顶栅型薄膜晶体管的制作方法，包括：在衬底上形成依次层叠的氧化物修饰层和有源层；在所述有源层上形成依次层叠的栅绝缘层和栅极；整面覆盖钝化层；在所述钝化层上形成源极和漏极，且所述源极及所述漏极均通过通孔与所述有源层电连接。可选的，在衬底上形成依次层叠的氧化物修饰层和有源层包括：在衬底上依次形成氧化物层和金属氧化物半导体层；同时图形化所述氧化物层及所述金属氧化物半导体层以分别得到所述氧化物修饰层和所述有源层；或者包括：在衬底上依次形成氧化物层和金属氧化物半导体层；图形化所述金属氧化物半导体层以得到所述有源层；以所述有源层为掩膜，刻蚀所述氧化物层以得到所述氧化物修饰层。本专利技术通过在顶栅型薄膜晶体管的衬底与有源层之间设置氧化物修饰层，可对顶栅型薄膜晶体管的性能进行调节，达到了提高稳定性的作用，同时还可将氧化物修饰层和有源层同时进行图形化，可不增加光刻次数，因而在不增加光刻成本的前提下提高了顶栅型薄膜晶体管的性能。附图说明图1为本专利技术实施例提供的一种顶栅型薄膜晶体管的结构示意图；图2为本专利技术实施例提供的一种顶栅型薄膜晶体管的制作方法的流程图；图3为本专利技术实施例提供的一种顶栅型薄膜晶体管的衬底结构示意图；图4为本专利技术实施例提供的一种顶栅型薄膜晶体管的衬底上形成依次层叠的氧化物修饰层和有源层后的结构示意图；图5为本专利技术实施例提供的一种顶栅型薄膜晶体管形成有源层后的结构示意图；图6为本专利技术实施例提供的一种顶栅型薄膜晶体管形成氧化物修饰层后的结构示意图；图7为本专利技术实施例提供的一种顶栅型薄膜晶体管形成依次层叠的栅绝缘层和栅极后的结构示意图；图8为本专利技术实施例提供的一种顶栅型薄膜晶体管形成钝化层后的结构示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。实施例图1为本专利技术实施例提供的一种顶栅型薄膜晶体管的结构示意图，参考图1，顶栅型薄膜晶体管包括衬底101、氧化物修饰层102、有源层103、栅绝缘层104、栅极105、钝化层107、源极108和漏极109；氧化物修饰层102设置于衬底101与有源层103之间。顶栅型薄膜晶体管阈值电压的大小通常与有源层与绝缘层间的界面陷阱态密度相关，而电荷陷阱密度的大小主要由半导体层和绝缘层界面的质量决定。当材料纯度低或半导体层/绝缘层界面接触质量差时，器件通常具有较大陷阱密度，存在于界面处的电荷陷阱会捕获载流子，需要增加栅电压才能形成导电沟道。因此，电荷陷阱态密度值的大小直接影响阈值电压的大小。具体的，参考图1，氧化物修饰层102设置于衬底101与有源层103之间，衬底101可为玻璃、柔性聚合物衬底、硅片、金属箔片、石英等衬底材料中的一种，或者是具有缓冲层110的玻璃衬底，以及具有水氧阻隔层的柔性衬底；缓冲层110的材料可为二氧化硅，氧化物修饰层102的材料可为n型氧化物或p型氧化物；氧化物修饰层102的材料为n型氧化物材料，可以供电子调节器件的阈值电压向负向移动，而且定性地修饰有源层界面的弱化学键，从而起到改善有源层界面的接触性能，提高薄膜之间的粘结力，同时可以优化表面粗糙度和降低界面极性，减少对载流子在传输过程中的束缚，降低界面陷阱密度，有效的改善衬底与有源层或者有源层与绝缘层界面的特性，从而起到调节阈值电压的作用。当氧化物修饰层102的材料为p型氧化物材料时，可以供空穴调节器件的阈值电压向正向移动，而且定性地修饰有源层界面的弱化学键，从而起到改善有源层界面的接触性能，提高薄膜之间的粘结力，同时可以优化表面粗糙度和降低界面极性，减少对载流子在传输过程中的束缚，降低界面陷阱密度，有效的改善衬底与有源层界面的特性，从而起到调节阈值电压的作用。本实施例的技术方案，通过在顶栅型薄膜晶体管的衬底与有源层之间设置氧化物修饰层，可有效的降低界面陷阱密度，起到调节顶栅型薄膜晶体管阈值电压，提高稳定性的作用。可选的，n型氧化物材料包括氧化钽、氧化铪、氧化锆和氧化镧中的至少一种，p型氧化物材料包括氧化铜、氧化镍和氧化锡中的至少一种。具体的，有源层103的材料可为镧系稀土元素掺杂InZnO，包含有钕(Nd)、镨(Pr)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)中的至少一种；当氧化物修饰层102的材料为n型半导体材料时，氧化物修饰层102还掺杂有稀土元素氧化物，其中的稀土元素包括钕钕(Nd)、镨(Pr)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)中的至少一种。且氧化物修饰层102的材料为氧化物材料，可同有源层103同时进行图形化，因此本实施例提供的顶栅型薄膜晶体管制作过程中不需要增加光刻次数。本实施例的技术方案，通过设置氧化物修饰层的材料为n型氧化物材料或p型氧化物材料，并设置n型氧化物材料或p型氧化物材料的具体材料，不仅可调整顶栅型薄膜晶体管阈值电压，制作过程中还可将氧化物修饰层和有源本文档来自技高网...

【技术保护点】
1.一种顶栅型薄膜晶体管，其特征在于，所述顶栅型薄膜晶体管包括：衬底、氧化物修饰层、有源层、栅绝缘层、栅极、钝化层、源极和漏极；所述氧化物修饰层设置于所述衬底与所述有源层之间。

【技术特征摘要】
1.一种顶栅型薄膜晶体管，其特征在于，所述顶栅型薄膜晶体管包括：衬底、氧化物修饰层、有源层、栅绝缘层、栅极、钝化层、源极和漏极；所述氧化物修饰层设置于所述衬底与所述有源层之间。2.根据权利要求1所述的顶栅型薄膜晶体管，其特征在于，所述氧化物修饰层的材料包括n型氧化物材料或p型氧化物材料。3.根据权利要求2所述的顶栅型薄膜晶体管，其特征在于，所述n型氧化物材料包括氧化钽、氧化铪、氧化锆和氧化镧中的至少一种。4.根据权利要求2所述的顶栅型薄膜晶体管，其特征在于，所述p型氧化物材料包括氧化铜、氧化镍和氧化锡中的至少一种。5.根据权利要求2所述的顶栅型薄膜晶体管，其特征在于，当所述氧化物修饰层的材料包括n型氧化物材料时，所述氧化物修饰层还掺杂有稀土元素氧化物，其中的稀土元素包括钕(Nd)、镨(Pr)、钆(Gd)、铽(Tb)、镝(Dy)、铒(Er)、镱(Yb)的至少一种。6.根据权利要求5所述的顶栅型薄膜晶体管，其特征在于，所述稀土元素与所述氧化物修饰层的质量比为1％-40％...

【专利技术属性】
技术研发人员：徐苗，李美灵，李民，张伟，王磊，邹建华，陶洪，彭俊彪，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：广东,44