半导体器件及其制造方法技术

一种半导体器件，包括：衬底，衬底上设置有第一钝化层；第一钝化层中设置有一暴露出衬底的凹槽，凹槽中填充有锗层；金属硅化物层，设置在锗层上方；第二钝化层，设置在金属硅化物层上；接触孔，设置在金属硅化物层上方的第二钝化层及部分金属硅化物层中，接触孔的下表面高于锗层的上表面。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体领域，尤其是涉及一种半导体器件及其制造方法。
技术介绍
硅基光子技术可以在同一块芯片上集成光学器件以及电学器件。由硅波导、调制器、光开关、探测器等硅光子器件组成的光子链路可以实现高速、大容量的片上光通信，能够满足日益增长的对光通信系统低功耗、廉价、高速等的要求。探测器作为片上光电信号转换的重要器件，一直受到关注。经由硅波导入射的光波在高频硅基调制器的作用下，形成光的强度信号，被调制之后的光信号经过一定功能的硅基器件之后被探测器接收，再转换成为高频的电信号。高频光信号的探测目前可以通过混合集成Ⅲ-Ⅴ族高性能探测器以及CMOS线集成锗硅探测器的方式解决。CMOS集成锗硅探测器使用锗(Ge)材料在1550nm波段的吸收特性实现对光信号的探测。光信号经由硅波导后在倏逝波耦合的作用下进入锗层(Ge-Layer)。在锗层中，光子被吸收并产生电子-空穴对。在外加电场的作用下，电子、空穴漂移运动形成电流。传统技术中，在Ge层上方设置一接触孔，用于传输器件与外界电路之间的信号，如何提高锗硅探测器的性能，尤其如何改进接触孔的形成工艺是研究的重点问题之一。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够改善接触孔形成工艺。为解决上述技术问题，本专利技术实施例提供一种半导体器件，包括：衬底，所述衬底上设置有第一钝化层；所述第一钝化层中设置有一暴露出所述衬底的凹槽，所述凹槽中填充有锗层；金属硅化物层，设置在所述锗层上方；第二钝化层，设置在所述金属硅化物层上；接触孔，设置在所述金属硅化物层上方的第二钝化层上，所述接触孔的下表面高于所述锗层的上表面。可选的，所述金属硅化物层为钨化硅、镍化硅、钛化硅、钴化硅中的一种或多种的组合可选的，所述接触孔及所述第二钝化层上方具有粘合层。可选的，所述粘合层上方设置有金属层。可选的，所述金属硅化物层的厚度大于本专利技术还包含一种半导体器件的制造方法，包括：提供一衬底，在所述衬底上形成第一钝化层；刻蚀述第一钝化层至露出所述衬底以形成凹槽，在所述凹槽内形成锗层；在所述凹槽内、所述锗层上方形成金属硅化物层；在所述金属硅化物层上方沉积第二钝化层；刻蚀所述金属硅化物层上方的第二钝化层及部分金属硅化物层形成接触孔，所述接触孔的下表面高于所述锗层的上表面。可选的，在所述凹槽内、所述锗层上方形成金属硅化物层包含：在在所述凹槽内、所述锗层上方形成硅层；形成过渡金属，实施退火，使所述硅层与过渡金属发生化学反应得到金属硅化物层。可选的，刻蚀述第一钝化层至露出所述衬底形成凹槽后，采用选择性生长工艺形成锗层。可选的，所述硅层采用原位生长工艺形成。可选的，所述金属硅化物层的厚度大于可选的，在所述接触孔及所述第二钝化层上方形成粘合层。可选的，还包括：在所述粘合层上方沉积初始金属层，对所述初始金属层进行化学机械研磨，去除高于所述接触孔高度部分的初始金属层，形成金属层。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术在锗层上方设置金属硅化物层，在形成接触孔时，不必暴露锗层，从而保护了锗层不被损坏。附图说明图1是一种CMOS集成锗硅探测器的一种典型结构；图2-图3是传统技术形成接触孔步骤示意图；图4-图12是本专利技术实施例形成接触孔步骤示意图。具体实施方式下面将结合示意图对本专利技术的晶圆测试结构进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。CMOS集成锗硅探测器的一种典型结构如图1所示，衬底10可以是绝缘体上硅(Silicon-On-Insulator，SOI)衬底，绝缘体上硅(Silicon-On-Insulator，SOI)，也称绝缘衬底上的硅，在顶层硅和背衬底之间引入一层埋氧化层(BOX)，是一种具有独特的“硅/绝缘层/硅”三层结构的新型硅基半导体材料。它通过埋氧化层实现了器件和衬底的全介质隔离。衬底10上设置钝化层11及锗层14，锗层14上需制造接触孔(Via)以暴露出锗层14，使得锗层14可以与其他器件电连接，例如与电极15电连接。传统技术形成接触孔的一种方法步骤如图2-图3所示，请参考图2，先形成衬底10，衬底10可以是SOI衬底。在衬底10上形成接触孔，并在位于接触孔内的半导体基体上形成硅化物层12，硅化物层12可以是金属硅化物。请参考图2、图3，在衬底10及硅化物层12上方沉积钝化层11，刻蚀硅化物层12上方的钝化层11至暴露出硅化物层12为止。至此，形成了接触孔13。然而上述方法在应用于制造Ge上方的接触孔时，会产生问题。例如，在刻蚀钝化层过程中，会产生残留聚合物等杂质，这些杂质需要采用H2O2进行去除，而H2O2与Ge会发生化学反应，暴露出来的锗层会遭到破坏。针对Ge上方制造接触孔中存在的问题，为解决所述技术问题，本申请提出如下方法：提供一衬底，在所述衬底上形成第一钝化层；刻蚀述第一钝化层至露出所述衬底以形成凹槽，在所述凹槽内形成锗层；在所述凹槽内、所述锗层上方形成金属硅化物层；在所述金属硅化物层上方沉积第二钝化层；刻蚀所述金属硅化物层上方的第二钝化层及部分金属硅化物层形成接触孔，所述接触孔的下表面高于所述锗层的上表面。其中，本专利技术的半导体结构的形成方法中，由于在锗层上方先形成了金属硅化物层，使得在后续刻蚀工艺中，锗层不会受到破坏，以保证工艺的稳定性。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。请参照图4，衬底100可以是SOI衬底，也可以是绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)、硅、硅锗(GeSi)、碳化硅(SiC)或砷化镓等III-V族化合物等材料。衬底100为半导体衬底，衬底100中可以形成有器件，例如晶体管等。在衬底100中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。半导体衬底中还可以形成有CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PMOS)等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。衬底100上形成第一钝化层101，第一钝化层101的材料可以是氧化硅、氮化硅，也可以是其它绝缘材料。请参照图5，刻蚀第一钝化层101至暴露出衬底100，形成凹槽111，刻蚀深度可以刻蚀至刚好暴露出衬底100，为了保证充分暴露出衬底100，也可以稍微过刻。形成钝化层的工艺可以为化学气相沉积或溅射等，刻蚀钝化层的工艺可以为干法刻蚀，更优选为等离子体刻蚀。另外，在形成凹槽之后还可以清洗凹槽，以去除接触孔的残留物。请参照图6，向凹槽111内填充锗层103，在锗层103上方形成硅层104。其中，可选地，锗层103采用选择性生长工艺形成，具体地，形成凹槽111后，暴露出衬底的硅表面，此时器件暴露的表面有第一钝化层的表面及衬底表面，例如衬底表面可以是Si表面，第一钝化层的表面可以是SiO2表面。锗层可以采用各种沉积方本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：衬底，所述衬底上设置有第一钝化层；所述第一钝化层中设置有一暴露出所述衬底的凹槽，所述凹槽中填充有锗层；金属硅化物层，设置在所述锗层上方；第二钝化层，设置在所述金属硅化物层上；接触孔，设置在所述金属硅化物层上方的第二钝化层及部分所述金属硅化物层中，所述接触孔的下表面高于所述锗层的上表面。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，所述衬底上设置有第一钝化层；所述第一钝化层中设置有一暴露出所述衬底的凹槽，所述凹槽中填充有锗层；金属硅化物层，设置在所述锗层上方；第二钝化层，设置在所述金属硅化物层上；接触孔，设置在所述金属硅化物层上方的第二钝化层及部分所述金属硅化物层中，所述接触孔的下表面高于所述锗层的上表面。2.如权利要求1所述的半导体器件，其特征在于，所述金属硅化物层为钨化硅、镍化硅、钛化硅、钴化硅中的一种或多种的组合。3.如权利要求1所述的半导体器件，其特征在于，所述接触孔及所述第二钝化层上方具有粘合层。4.如权利要求3所述的半导体器件，其特征在于，所述粘合层上方设置有金属层。5.如权利要求1所述的半导体器件，其特征在于，所述金属硅化物层的厚度大于6.一种半导体器件的制造方法，其特征在于，包括：提供一衬底，在所述衬底上形成第一钝化层；刻蚀述第一钝化层至露出所述衬底以形成凹槽，在所述凹槽内形成锗层；在所述凹槽内、所述锗层上方形成金属硅化物层；在所述金属硅化物层上方沉积第二钝化层...

【专利技术属性】
技术研发人员：桂珞，朱继光，高剑琴，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31