栅极制造方法、场效应晶体管形成方法及场效应晶体管技术

本发明专利技术涉及栅极制造方法、场效应晶体管形成方法及场效应晶体管，涉及半导体集成电路制造方法，在栅极的制造过程中，通过以形成于位于硬质硬掩膜层上的牺牲层两侧的侧墙充当遮蔽层，选择性除去牺牲层后，用光刻刻蚀工艺将侧墙结构传递到下层薄膜层形成一侧较为平滑的栅极结构，从而有效改善多晶硅栅关键尺寸随机波动造成的场效应晶体管的源端漏电问题。

【技术实现步骤摘要】
栅极制造方法、场效应晶体管形成方法及场效应晶体管
本专利技术涉及半导体集成电路制造方法，尤其涉及一种栅极制造方法、场效应晶体管形成方法及场效应晶体管。
技术介绍
现有半导体
，n型场效应晶体管(FET)即nFET和p型场效应晶体管即pFET为常见组件。现有方法中，先通过虚拟多晶硅(dummypoly)工艺制备临时多晶硅栅层来定义源/漏极，然后去除虚拟多晶硅栅层，并在多晶硅栅层去除的区域形成金属栅(MG)。因此栅极的制造是形成场效应晶体管工艺的关键步骤，其直接影响场效应晶体管的性能。请参阅图，图1为现有技术中栅极的制造过程之一的示意图，现有技术中，通常在半导体衬底100，如硅衬底，上依次形成栅介质层200、多晶硅栅层300及硬掩膜层400，然后以硬掩膜层400为遮蔽物通过光刻刻蚀工艺形成多晶硅栅极结构。但由于驻波效应的影响，现有技术形成的多晶硅栅极结构的边缘会较为粗糙，具体的，可参阅图2，图2为现有技术形成的栅极结构的边缘示意图，如图2所示，栅极的两侧边缘均比较粗糙，从而导致后续形成的源端(source)电场拥堵(crowding)引起势垒高度的变化(variation)造成源端漏电的问题，进而影响场效应晶体管的性能。
技术实现思路
本专利技术的目的在于提供一种栅极制造方法，以形成一侧较为平滑的栅极结构，从而有效改善多晶硅栅关键尺寸随机波动造成的场效应晶体管的源端漏电问题。本专利技术提供的栅极制造方法，包括：S1：提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层、多晶硅栅层以及硬质掩模层；S2：在所述硬质掩模层上形成牺牲层，然后进行光刻刻蚀工艺，刻蚀掉所述半导体衬底两侧部分的牺牲层，保留中间部分的牺牲层，形成牺牲层结构，漏出所述半导体衬底两侧的所述硬质掩模层；S3：形成一第二硬质掩模层，所述第二硬质掩模层覆盖所述牺牲层结构的顶部、所述牺牲层结构的侧面以及漏出的所述硬质掩模层的表面；S4：以所述硬质掩模层为遮蔽层进行光刻刻蚀工艺，在所述牺牲层结构的侧面形成由所述第二硬质掩模层构成的侧墙；以及S5：进行选择性刻蚀工艺，刻蚀掉所述牺牲层结构，然后以所述侧墙为遮蔽物进行光刻刻蚀工艺，刻蚀掉所述硬质掩模层和多晶硅栅层，以形成第一栅极结构和第二栅极结构，其中所述第一栅极结构和所述第二栅极结构由刻蚀后的所述多晶硅栅层、所述硬质掩模层和所述第二硬质掩模层叠加而成。更进一步的，所述硬质掩模层为二氧化硅层。更进一步的，通过化学气相沉积形成所述栅介质层、所述多晶硅栅层以及所述硬质掩模层。更进一步的，所述牺牲层为非晶硅层。更进一步的，通过化学气相沉积形成所述牺牲层。更进一步的，所述第二硬质掩模层为氮化硅层(Si3N4)或氮化钛(TiN)。更进一步的，通过原子沉积工艺、化学气相沉积工艺或扩散工艺形成所述第二硬质掩模层。更进一步的，所述牺牲层结构的宽度定义了所述第一栅极结构和所述第二栅极结构之间的距离。更进一步的，在所述半导体衬底上还形成有场氧化层，并由场氧化层隔离出有源区。更进一步的，所述第一栅极结构和所述第二栅极结构形成于所述有源区内。更进一步的，所述场氧化层采用浅沟槽隔离(STI)工艺形成。更进一步的，所述半导体衬底为硅衬底。本专利技术还提供一种场效应晶体管形成方法，包括：首先经所述栅极结构的制造方法制造出所述第一栅极结构和所述第二栅极结构；然后在所述第一栅极结构与所述第二栅极结构相邻的一侧形成场效应晶体管的漏极，在所述第一栅极结构和所述第二栅极结构的另一侧分别形成一源极。本专利技术还提供一种场效应晶体管，包括：一栅极结构，一漏极和一源极，所述漏极和所述源极分别位于所述栅极结构的两侧，其中所述栅极结构靠近所述源极的一侧的边缘较靠近所述漏极一侧的边缘平滑。更进一步的，所述栅极结构经所述栅极结构的制造方法制造得到。本专利技术提供的栅极制造方法、场效应晶体管形成方法及场效应晶体管，在栅极的制造过程中，通过以形成于位于硬质硬掩膜层上的牺牲层两侧的侧墙充当遮蔽层，选择性除去牺牲层后，用光刻刻蚀工艺将侧墙结构传递到下层薄膜层形成一侧较为平滑的栅极结构，从而有效改善多晶硅栅关键尺寸随机波动造成的场效应晶体管的源端漏电问题。附图说明图1为现有技术中栅极的制造过程之一的示意图。图2为现有技术形成的栅极结构的边缘示意图。图3为本专利技术一实施例的栅极制造方法流程图。图4A-4D为本专利技术一实施例的栅极的制造过程示意图。图5为本专利技术一实施例的形成的的栅极结构的边缘示意图。图6为场效应晶体管的制造过程之一的示意图。具体实施方式下面将结合附图，对本专利技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本专利技术保护的范围。在本专利技术一实施例中，提供一种栅极制造方法，可参阅图3，图3为本专利技术一实施例的栅极制造方法流程图。本专利技术提供的栅极制造方法，包括：S1：提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层、多晶硅栅层以及硬质掩模层；S2：在所述硬质掩模层上形成牺牲层，然后进行光刻刻蚀工艺，刻蚀掉所述半导体衬底两侧部分的牺牲层，保留中间部分的牺牲层，形成牺牲层结构，漏出所述半导体衬底两侧的所述硬质掩模层；S3：形成一第二硬质掩模层，所述第二硬质掩模层覆盖所述牺牲层结构的顶部、所述牺牲层结构的侧面以及漏出的所述硬质掩模层的表面；S4：以所述硬质掩模层为遮蔽层进行光刻刻蚀工艺，在所述牺牲层结构的侧面形成由所述第二硬质掩模层构成的侧墙；S5：进行选择性刻蚀工艺，刻蚀掉所述牺牲层结构，然后以所述侧墙为遮蔽物进行光刻刻蚀工艺，刻蚀掉所述硬质掩模层和多晶硅栅层，以形成第一栅极结构和第二栅极结构，其中所述第一栅极结构和所述第二栅极结构由刻蚀后的所述多晶硅栅层、所述硬质掩模层和所述第二硬质掩模层叠加而成。结合图1，并请参阅图4A-4D，图4A-4D为本专利技术一实施例的栅极的制造过程示意图。如图1所示，经步骤S1之后，在半导体衬底100的表面依次形成了栅介质层200、多晶硅栅层300以及硬质掩模层400。其中，所述半导体衬底100可为硅衬底。另在本专利技术一实施例中，在所述半导体衬底100上还形成有场氧化层(图中未示出)，场氧化层通常采用浅沟槽隔离(STI)工艺形成，由场氧化层隔离出有源区，本专利技术的栅极结构形成在有源区内。另在本专利技术一实施例中，硬质掩模层400为二氧化硅层(SiO2)。另在本专利技术一实施例中，通过化学气相沉积形成栅介质层200、多晶硅栅层300以及硬质掩模层400。如图4A所示，经步骤S2之后，在硬质掩模层400上形成一层牺牲层，然后，经光刻刻蚀工艺之后，刻蚀掉半导体衬底100两侧部分的牺牲层，保留中间部分的牺牲层，形成牺牲层结构500，漏出半导体衬底100两侧的硬质掩模层400。另在本专利技术一实施例中，所述牺牲层为非晶硅层(a-Si)。另在本专利技术一实施例中，通过化学气相沉积形成所述牺牲层。如图4B所示，经步骤S3之后，形成第二硬质掩模层600，第二硬质掩模层600覆盖牺牲层结构500的顶部、牺牲层结构500的侧面以及漏出的硬质掩模层400的表面。另在本专利技术一实施例中，第二硬质掩模层600为氮化硅层(Si3N4)或氮化钛(TiN)。本文档来自技高网...

【技术保护点】
1.一种栅极制造方法，其特征在于，包括：S1：提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层、多晶硅栅层以及硬质掩模层；S2：在所述硬质掩模层上形成牺牲层，然后进行光刻刻蚀工艺，刻蚀掉所述半导体衬底两侧部分的牺牲层，保留中间部分的牺牲层，形成牺牲层结构，漏出所述半导体衬底两侧的所述硬质掩模层；S3：形成一第二硬质掩模层，所述第二硬质掩模层覆盖所述牺牲层结构的顶部、所述牺牲层结构的侧面以及漏出的所述硬质掩模层的表面；S4：以所述硬质掩模层为遮蔽层进行光刻刻蚀工艺，在所述牺牲层结构的侧面形成由所述第二硬质掩模层构成的侧墙；以及S5：进行选择性刻蚀工艺，刻蚀掉所述牺牲层结构，然后以所述侧墙为遮蔽物进行光刻刻蚀工艺，刻蚀掉所述硬质掩模层和多晶硅栅层，以形成第一栅极结构和第二栅极结构，其中所述第一栅极结构和所述第二栅极结构由刻蚀后的所述多晶硅栅层、所述硬质掩模层和所述第二硬质掩模层叠加而成。

【技术特征摘要】
1.一种栅极制造方法，其特征在于，包括：S1：提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层、多晶硅栅层以及硬质掩模层；S2：在所述硬质掩模层上形成牺牲层，然后进行光刻刻蚀工艺，刻蚀掉所述半导体衬底两侧部分的牺牲层，保留中间部分的牺牲层，形成牺牲层结构，漏出所述半导体衬底两侧的所述硬质掩模层；S3：形成一第二硬质掩模层，所述第二硬质掩模层覆盖所述牺牲层结构的顶部、所述牺牲层结构的侧面以及漏出的所述硬质掩模层的表面；S4：以所述硬质掩模层为遮蔽层进行光刻刻蚀工艺，在所述牺牲层结构的侧面形成由所述第二硬质掩模层构成的侧墙；以及S5：进行选择性刻蚀工艺，刻蚀掉所述牺牲层结构，然后以所述侧墙为遮蔽物进行光刻刻蚀工艺，刻蚀掉所述硬质掩模层和多晶硅栅层，以形成第一栅极结构和第二栅极结构，其中所述第一栅极结构和所述第二栅极结构由刻蚀后的所述多晶硅栅层、所述硬质掩模层和所述第二硬质掩模层叠加而成。2.根据权利要求1所述的栅极制造方法，其特征在于，所述硬质掩模层为二氧化硅层。3.根据权利要求1所述的栅极制造方法，其特征在于，通过化学气相沉积形成所述栅介质层、所述多晶硅栅层以及所述硬质掩模层。4.根据权利要求1所述的栅极制造方法，其特征在于，所述牺牲层为非晶硅层。5.根据权利要求4所述的栅极制造方法，其特征在于，通过化学气相沉积形成所述牺牲层。6.根据权利要求1所述的栅极制造方法，其特征在于，所述第二硬质掩模层为氮化硅...

【专利技术属性】
技术研发人员：方楷，邓建宁，何亮亮，蒋博翰，陶颖卿，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31