多功能可编程的IO端口电路制造技术

本发明专利技术公开了一种多功能可编程的IO端口电路，包括：依次连接的输入端、模拟信号输出模块和输出端；所述输入端包括数据线和至少两根模式控制线；所述模式控制线能够独立产生或者译码产生DAC模式和上拉电阻或下拉电阻模式的控制信号；所述模拟信号输出模块包括相互连接的逻辑选通电路和DAC电路；通过所述逻辑选通电路实现DAC功能或可编程上拉电阻或可编程下拉电阻。本发明专利技术集成多元化功能、电路结构简单可靠。

【技术实现步骤摘要】
多功能可编程的IO端口电路
本专利技术涉及一种多功能可编程的IO端口电路及方法，属于集成电路

技术介绍
随着电子技术的高速发展，芯片集成度越来越高。在诸多电路中，对不同参考电压的需求也越来越多，芯片的IO端口对上拉电阻和下拉电阻的阻值需求也日趋多样化。现有的有些IO端口，上拉电阻和下拉电阻阻值单一，无法满足不同的需求；有些IO端口，需要不同的输出参考电压，需要可编程阻值的上拉电阻、和可编程阻值的下拉电阻，这些都需要电路来实现，这就增加了额外的复杂电路，增加了芯片的成本。
技术实现思路
为了解决上述问题，本专利技术提供一种多功能可编程的IO端口电路，集成多元化功能、电路结构简单可靠。解决上述问题的技术方案为：一种多功能可编程的IO端口电路，包括：依次连接的输入端、模拟信号输出模块和输出端；所述输入端包括若干根数据线和至少两根模式控制线；所述模式控制线能够独立产生或者译码产生DAC模式和上拉电阻或下拉电阻模式的控制信号；所述模拟信号输出模块包括相互连接的逻辑选通电路和DAC电路；通过所述逻辑选通电路实现DAC功能或可编程上拉电阻或可编程下拉电阻。进一步地，具体电路包括：n位数据信号D0～D(n-1)，n个单位电阻R，n+1个2倍的单位电阻2R，n个连接电源的上位开关k0～k(n-1)和n+1个连接地的下位开关kb0～kb(n-1)；数据信号D(n-1)与上拉电阻模式的控制信号，经过逻辑运算产生上位开关k(n-1)的控制信号；数据信号D(n-1)与下拉电阻模式的控制信号，经过逻辑运算产生下位开关kb(n-1)的控制信号；实现DAC功能或可编程上拉电阻或可编程下拉电阻；其中,n为大于1的整数。进一步地，所述逻辑选通电路包括开关器件、反相器、与非门以及或非门；所述下拉电阻的使能信号线PDE连接反相器的输入端，反相器的输出端输出信号为PDE_N；PDE_N信号连接或非门I(n-1)的其中一个输入端，D(n-1)连接或非门的另一个输入端，或非门的输出端的输出信号控制开关Kb(n-1)；同时D(n-1)连接与非门II(n-1)的其中一个输入端，上拉电阻的使能信号线PUE连接与非门的另外一个输入端，与非门的输出端的输出信号控制开关K(n-1)；其中,n为大于1的整数。进一步地，所述或非门可选取其他等效于或非门的其它逻辑电路；所述与非门可选取其他等效于与非门的其它逻辑电路。进一步地，所述输出信号控制开关K(n-1)为PMOS管；所述输出信号控制开关Kb(n-1)为NMOS管；PMOS管单独导通为上拉电阻的功能或DAC功能；NMOS管单独导通为下拉电阻的功能或DAC功能。进一步地，还包括BUFFER模块，所述BUFFER模块一端与所述模拟信号输出模块连接，另一端与所述输出端连接；所述BUFFER模块包括缓冲器和开关器件，所述缓冲器和开关器件并联。可减小输出阻抗；直接驱动外部负载，外部不需要添加额外的运算放大器。本专利技术的优点在于：在不增加成本的情况下，增加两根控制线PDE和PUE，达到资源共享，在IO的常规功能基础上，实现了可编程上拉电阻、可编程下拉电阻和DAC功能。只增加极小的面积，却增加了多种功能，且总体成本不增加，适于广泛应用。普通的IO端口需要多组参考电压，需要大量的电阻分压；另外又需要大面积的上拉电阻，大面积的下拉电阻；本专利技术在IO端口电路增加一个R-2R型DAC电路，根据需要产生不同的参考电压；利用DAC电路里面的电阻，通过本专利技术的逻辑选通电路，只增加两根控制线PUE和PDE，实现上拉电阻和下拉电阻的功能，利用DAC电路的输入信号D0～D(n-1)，实现可编程的功能，即实现可编程上拉电阻和可编程下拉电阻。下面结合附图对本专利技术作进一步详细描述。附图说明图1为本专利技术IO端口功能框图，其中，输入信号：D0～D(n-1)为数模转换器DAC的输入信号；PUE为上拉电阻的使能信号；PDE为下拉电阻的使能信号；图2为现有技术中IO端口实现N位DAC功能电路图；图3为IO端口控制线为两条时实现N位可编程上拉、下拉电阻功能的电路图；图4为IO端口控制线为三条时实现N位可编程上拉、下拉电阻功能的电路图；图5为本专利技术一个N等于3的实施例的电路图；图6为本专利技术一个N等于2的实施例的电路图。具体实施方式为了加深对本专利技术的理解，下面将结合实施例和附图对本专利技术作进一步详述，该实施例仅用于解释本专利技术，并不构成对本专利技术保护范围的限定。一种多功能可编程的IO端口电路可实现可编程上拉电阻、可编程下拉电阻、可编程上拉和下拉电阻以及DAC的功能。如图1所示，一种多功能可编程的IO端口电路，包括：依次连接的输入端、模拟信号输出模块、BUFFER模块和输出端；其中，输入端包括输入信号D0～D(n-1)，一上拉电阻的使能信号(PUE)和一下拉电阻的使能信号(PDE)；模拟信号输出模块包括可编程上拉电阻、可编程下拉电阻和DAC；BUFFER模块，可减小输出阻抗；直接驱动外部负载，外部不需要添加额外的运算放大器。当要实现DAC功能时，PUE为高电平，PDE也为高电平。如图2所示，在R-2R型DAC电压模结构，D0～D(n-1)为DAC的输入信号。通过电阻分压与电压叠加，得到输出电压。一个N位的DAC可产生2N个参考电压，例如：N＝3时，可以得到23＝8个参考电压值，分别为0、VDD/8、2*VDD/8、3*VDD/8、4*VDD/8、5*VDD/8、6*VDD/8、7*VDD/8。当要实现可编程上拉电阻功能。如图3所示，PUE为高电平，PDE也为低电平，D0～D(n-1)为上拉电阻阻值的调节位。IO端口电路关闭状态。PUE为低电平，PDE也为低电平，IO端口电路关闭。如图3和4所示，PDE信号控制开关Kb的打开或者关闭，PDE为高电平时，开关Kb闭合；PDE为低电平时，开关Kb断开；PDE信号连接反相器的输入端，反相器的输出端输出信号为PDE_N。PDE_N信号连接或非门I0的其中一个输入端，D0连接或非门的另一个输入端，或非门的输出端的输出信号控制开关Kb0；同时D0连接与非门II0的一个输入端，PUE信号连接与非门的另外一个输入端，与非门的输出端的输出信号控制开关K0；PDE_N信号连接或非门I1的其中一个输入端，D1连接或非门的另一个输入端，或非门的输出端的输出信号控制开关Kb1；同时D1连接与非门II1的其中一个输入端，PUE信号连接与非门的另外一个输入端，与非门的输出端的输出信号控制开关K1；PDE_N信号连接或非门I2的其中一个输入端，D2连接或非门的另一个输入端，或非门的输出端的输出信号控制开关Kb2；同时D2连接与非门II2的其中一个输入端，PUE信号连接与非门的另外一个输入端，与非门的输出端的输出信号控制开关K2；PDE_N信号连接或非门I(n-1)的其中一个输入端，D(n-1)连接或非门的另一个输入端，或非门的输出端的输出信号控制开关Kb(n-1)；同时D(n-1)连接与非门II(n-1)的其中一个输入端，PUE信号连接与非门的另外一个输入端，与非门的输出端的输出信号控制开关K(n-1)；实施例一，独立产生DAC模式和上拉电阻或下拉电阻模式的控制信号。如图5所示，N＝3。电阻R的取值根据需求自定。各功能具体实现过程如下，其中0代表低本文档来自技高网...

【技术保护点】
1.多功能可编程的IO端口电路，其特征在于，包括：依次连接的输入端、模拟信号输出模块和输出端；所述输入端包括若干根数据线和至少两根模式控制线；所述模式控制线能够独立产生或者译码产生DAC模式和上拉电阻或下拉电阻模式的控制信号；所述模拟信号输出模块包括相互连接的逻辑选通电路和DAC电路；通过所述逻辑选通电路实现DAC功能或可编程上拉电阻或可编程下拉电阻。

【技术特征摘要】
1.多功能可编程的IO端口电路，其特征在于，包括：依次连接的输入端、模拟信号输出模块和输出端；所述输入端包括若干根数据线和至少两根模式控制线；所述模式控制线能够独立产生或者译码产生DAC模式和上拉电阻或下拉电阻模式的控制信号；所述模拟信号输出模块包括相互连接的逻辑选通电路和DAC电路；通过所述逻辑选通电路实现DAC功能或可编程上拉电阻或可编程下拉电阻。2.根据权利要求1所述的电路，其特征在于，具体电路包括：n位数据信号D0～D(n-1)，n个单位电阻R，n+1个2倍的单位电阻2R，n个连接电源的上位开关k0～k(n-1)和n+1个连接地的下位开关kb0～kb(n-1)；数据信号D(n-1)与上拉电阻模式的控制信号，经过逻辑运算产生上位开关k(n-1)的控制信号；数据信号D(n-1)与下拉电阻模式的控制信号，经过逻辑运算产生下位开关kb(n-1)的控制信号；实现DAC功能或可编程上拉电阻或可编程下拉电阻；其中,n为大于1的整数。3.根据...

【专利技术属性】
技术研发人员：王春华，
申请(专利权)人：江苏沁恒股份有限公司，
类型：发明
国别省市：江苏,32