高速访问FLASH的方法及SOC系统技术方案

本发明专利技术公开了一种高速访问FLASH的方法及SOC系统,包括如下步骤：包括如下步骤：S1、设置主芯片和Flash芯片的通信接口为并行接口；S2、设置并行接口在时钟的上升沿和下降沿传输；S3、设置主芯片与Flash芯片之间采取倒装的封装工艺；S4、在主芯片上固化唯一身份识别序列，对应于所述Flash芯片上的读写密码。本发明专利技术不需要主芯片集成大容量SRAM存放指令数据，内核运行过程中直接从Flash中高速读取指令数据。

High Speed Access to FLASH and SOC System

【技术实现步骤摘要】
高速访问FLASH的方法及SOC系统
本专利技术涉及一种高速访问FLASH的方法及SOC系统，属于SOC(SystemOnChip)

技术介绍
现有的SOC系统中内核从Flash中读取指令分为两种方式，方式一是SOC芯片采用嵌入式FLASH工艺，这种FLASH通常是并行接口，通过增加并行接口位宽和预取指令的方法来减少内核读取指令的等待时间，但是嵌入式Flash工艺成本较高，影响SOC芯片总体良率。方式二是SOC芯片由主芯片和FLASH芯片组成(如图1所示)，主芯片采用逻辑工艺或混合信号工艺，将Flash芯片和主芯片封装在一起。主芯片上电时将Flash芯片的数据读取到内部用于存放指令数据的SRAM中，然后内核直接从该SRAM中读取指令数据，该方法虽然读取速度快，但是需要内嵌一个大容量的SRAM存放指令数据，成本较高。
技术实现思路
为了解决上述问题，本专利技术提供一种高速访问FLASH的方法及SOC系统，不需要主芯片集成大容量SRAM存放指令数据，内核运行过程中直接从Flash中高速读取指令数据。解决上述问题的技术方案为：一种高速访问FLASH的方法，包括如下步骤：S1、设置主芯片和Flash芯片的通信接口为并行接口；S2、设置并行接口在时钟的上升沿和下降沿传输；S3、设置主芯片与所述Flash芯片之间采取倒装的封装工艺；主芯片和Flash芯片采用倒装封装工艺封装在一起，使得数据传输更加的稳定，同时主芯片和Flash芯片之间的连接引脚没有ESD要求，所以不需要ESD保护电路，减少了寄生电容，进一步提高了传输速度及稳定性。S4、在所述主芯片上固化唯一身份识别序列，对应于所述Flash芯片上的读写密码。进一步地，所述主芯片通过普通工艺实现嵌入式OTP或MTP存储模块，用于固化一个唯一的芯片身份识别序列，利用所述身份识别序列对所述Flash芯片的数据进行加解密。进一步地，所述普通工艺为逻辑工艺或混合信号工艺。进一步地，S4中，对所述Flash芯片的读取操作，只要给定首地址，所述Flash芯片将从给定首地址开始，依次输出数据，地址在所述Flash芯片内部自动递增，直到内核或第一Flash控制模块读取Flash的地址发生跳转。进一步地，S4中，对所述Flash芯片的编程操作，只要给定地址，所述Flash芯片将从给定地址开始，依次将数据写入存储单元，地址在所述Flash芯片内部自动递增，直到数据传输完成，等待编程完成。进一步地，所述主芯片内设有第一高速接口模块，所述第一高速接口模块利用数据信号线传输地址信号和模式控制信号；所述第一高速接口模块在时钟的上升沿和下降沿传输。减少了信号线的数量，降低了成本的同时使得功耗进一步降低。进一步地，所述FLASH芯片内设有第二高速接口模块，所述第二高速接口模块在时钟的上升沿和下降沿传输。主芯片的第一高速接口模块和Flash芯片中的第二高速接口模块都是在时钟的双沿传输数据，相同的时钟频率下数据传输较单沿传输速率提高了一倍。一种高速访问FLASH的SOC系统，包括：主芯片和FLASH芯片，所述主芯片包括身份识别序列、加解密模块和第一高速接口模块，所述FLASH芯片包括第二高速接口模块；所述第一高速接口模块与所述第二高速接口模块相通信；所述加解密模块，用于加解密所述FLASH芯片上的数据；所述密码序列，用于固化唯一的与所述Flash芯片上的读写密码相对应的密码序列。进一步地，所述主芯片还包括第一FLASH控制模块和内核，所述主芯片外部引脚的信号通过所述第一Flash控制模块完成对所述Flash芯片的编程、擦除和读取操作。所述主芯片外部引脚通过第一Flash控制模块或者通过内核产生写入所述Flash芯片中的地址信号和数据信号，所述地址信号和数据信号输入到所述加解密模块，所述加解密模块同时利用所述身份识别序列完成对数据的加密，经加密后的数据及地址信号输出到所述第一高速接口模块。进一步地，所述FLASH芯片还包括第二Flash控制模块和存储单元；通过所述主芯片外部引脚操作所述第一Flash控制模块或者通过所述内核产生所述Flash芯片中的地址信号，所述地址信号经所述加解密模块、第一高速接口模块和第二高速接口模块传输到所述第二Flash控制模块，所述第二Flash控制模块读取所述存储单元的数据并通过所述第二高速接口模块发送给所述第一高速接口模块，所述第一高速接口模块将数据传输到所述主芯片的加解密模块，所述加解密模块利用地址信号和所述身份识别序列号对数据进行解密，并将解密后的数据传输到所述第一Flash控制模块和内核。所述第一高速接口模块与所述第二高速接口模块之间通信。第一高速接口模块的接口信号包含1个时钟输出信号、16或32个双向数据信号和1个双向控制信号。通信分为三个阶段，控制阶段、等待阶段和数据阶段。第一高速接口模块输出时钟信号的为高电平且控制信号输出高电平时，表示控制阶段的开始，此时数据线传输第一控制信息，紧接着时钟信号输出低电平传输第二控制信息，第一控制信息包含用于控制FLASH芯片的模式，Flash芯片有三种模式，分别为编程模式、擦除模式和读模式。第一控制信息同时还包含操作Flash的起始地址的部分位段，第二控制信息包含操作Flash的起始地址的部分位段，即操作Flash芯片的起始地址由第一控制信息的部分位段和第二控制信息组成。进一步地，当Flash芯片处于擦除模式时，紧接着控制阶段之后的为等待阶段，第一高速接口模块的控制信号线处于输入状态，当第一高速接口模块监测到控制信号线为高电平时，表示擦除完成。第二高速接口模块负责接收第一高速接口模块的信息，从而控制Flash芯片处于编程模式、擦除模式和读取模式。第二高速接口模块负责解析第一高速接口模块发送过来的信息，并将解析结果传输至第二Flash控制模块。第二Flash控制模块负责完成对Flash芯片中的存储单元进行编程、擦除和读取操作。本专利技术的优点在于：主芯片中不需要使用大容量SRAM存放指令数据，节约成本。主芯片可以高速读取Flash芯片中的指令数据。由于利用数据信号线传输地址信号和模式控制信号，简化了主芯片和Flash芯片之间的连接信号线。采用倒装封装工艺使得主芯片和Flash芯片之间的连接引脚没有ESD要求，简化了电路设计，降低了功耗，并且提高了传输速度及稳定性。下面结合附图对本专利技术作进一步详细描述。附图说明图1为现有的方法结构示意图；图2为本专利技术方法结构示意图；具体实施方式为了加深对本专利技术的理解，下面将结合实施例和附图对本专利技术作进一步详述，该实施例仅用于解释本专利技术，并不构成对本专利技术保护范围的限定。如图2所示，本专利技术中主芯片采用逻辑工艺或混合信号工艺，即用普通工艺实现嵌入式OTP或MTP存储模块，而不必采用OTP工艺。实现内核高速访问FLASH的方法。不需要将FLASH中的数据复制到SRAM中运行。为实现上述目的，本专利技术的技术方案为：S1、设置主芯片和Flash芯片的通信接口为并行接口；S2、设置并行接口的数据在时钟的上升沿和下降沿传输；S3、设置主芯片与Flash芯片之间采取倒装的封装工艺；使得主芯片与Flash芯片之间的连接端口没有ESD电路；S4、在主芯片上固化唯一身份识别序列，对应于所述Flash芯片上的读写密码本文档来自技高网...

【技术保护点】
1.一种基于SOC的高速访问FLASH的方法，其特征在于，包括如下步骤：S1、设置主芯片和Flash芯片的通信接口为并行接口；S2、设置并行接口在时钟的上升沿和下降沿传输；S3、设置主芯片与所述Flash芯片之间采取倒装的封装工艺；S4、在所述主芯片上固化唯一身份识别序列，对应于所述Flash芯片上的读写密码。

【技术特征摘要】
1.一种基于SOC的高速访问FLASH的方法，其特征在于，包括如下步骤：S1、设置主芯片和Flash芯片的通信接口为并行接口；S2、设置并行接口在时钟的上升沿和下降沿传输；S3、设置主芯片与所述Flash芯片之间采取倒装的封装工艺；S4、在所述主芯片上固化唯一身份识别序列，对应于所述Flash芯片上的读写密码。2.根据权利要求1所述的方法，其特征在于，所述主芯片通过普通工艺实现嵌入式OTP或MTP存储模块，用于固化一个唯一的芯片身份识别序列，利用所述身份识别序列对所述Flash芯片的数据进行加解密。3.根据权利要求2所述的方法，其特征在于，所述普通工艺为逻辑工艺或混合信号工艺。4.根据权利要求1所述的方法，其特征在于，S4中，对所述Flash芯片的读取操作，只要给定首地址，所述Flash芯片将从给定首地址开始，依次输出数据，地址在所述Flash芯片内部自动递增，直到内核或第一Flash控制模块读取Flash的地址发生跳转。5.根据权利要求1所述的方法，其特征在于，S4中，对所述Flash芯片的编程操作，只要给定首地址，所述Flash芯片将从给定首地址开始，依次将数据写入存储单元，地址在所述Flash芯片内部自动递增，直到数据传输完成，等待编程完成。6.根据权利要求1所述的方法，其特征在于，所述主芯片内设有第一高速接口模块，所述第一高速接口模块利用数据信号线传输地址信号和模式控制信号；所述第一高速接口模块在时钟的上升沿和下降沿传输。7.根据权利要求1或6所述的方法，其特征在于，所述FLASH芯片内设有第二高速接口模块，所述第二高速接口模块在时钟的上升沿和下降沿传输。8.一种高速访问FLASH的SOC系统...

【专利技术属性】
技术研发人员：王春华，
申请(专利权)人：江苏沁恒股份有限公司，
类型：发明
国别省市：江苏,32