三维存储器件及其制造方法技术

提供了一种三维(3D)存储器件及其制造方法。该方法包括如下步骤。在衬底上形成交替电介质叠层。形成在垂直方向上穿过交替电介质叠层的垂直结构。去除所述交替电介质叠层的底部电介质层。在去除所述底部电介质层之后，在所述衬底和所述交替电介质叠层之间形成外延层。在外延层上形成绝缘层。绝缘层位于外延层和交替电介质叠层之间。可以避免形成垂直结构的步骤对外延层的影响，并且因此可以避免外延层和底部电介质层之间界面处的缺陷。

Three Dimensional Memory Device and Its Manufacturing Method

A three-dimensional (3D) memory device and its manufacturing method are provided. The method includes the following steps. Alternating dielectric layers are formed on the substrate. A vertical structure formed in a vertical direction through alternating dielectric layers. The bottom dielectric layer of the alternating dielectric layer is removed. After removing the bottom dielectric layer, an epitaxial layer is formed between the substrate and the alternating dielectric stack. An insulating layer is formed on the epitaxial layer. The insulating layer is located between the epitaxy layer and the alternating dielectric layer. The influence of the step of forming the vertical structure on the epitaxial layer can be avoided, and therefore the defects at the interface between the epitaxial layer and the bottom dielectric layer can be avoided.

【技术实现步骤摘要】
【国外来华专利技术】三维存储器件及其制造方法
本公开涉及一种存储器件及其制造方法，更具体而言，涉及一种三维(3D)存储器件及其制造方法。
技术介绍
通过改善工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性并且成本高昂。结果，平面存储单元的存储密度接近上限。三维(3D)存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制发往和发自存储阵列的信号的外围器件。在常规3D存储架构中，在穿过半导体衬底上的多个层叠结构的沟道孔中形成存储串。在每个沟道孔的底部形成外延结构，用于电连接存储串的沟道层和半导体衬底。不过，用于形成沟道孔的蚀刻工艺可能对半导体衬底造成损伤，并影响在沟道孔底部形成的外延结构的质量。尤其是在沟道孔密度增大时，难以控制外延结构的质量。此外，必须要通过蚀刻工艺去除外延结构上形成的ONO结构的一部分，用于暴露外延结构，蚀刻工艺可能对ONO结构和/或存储串的沟道层导致损伤。因此，必须要修改3D存储器件的结构和/或制造工艺，以改善3D存储器件的电气性能和/或制造良率。
技术实现思路
在本公开中提供了一种三维(3D)存储器件及其制造方法。在形成穿过交替电介质叠层的垂直结构之后，并且在衬底和交替电介质叠层之间形成外延层之前，去除在衬底上形成的交替电介质叠层的底部电介质层。可以避免形成垂直结构对外延层的影响。可以减少外延层和交替电介质叠层的底部电介质层之间界面处的缺陷，因为由外延层上形成的绝缘层替换了交替电介质叠层的底部电介质层。可以相应地提高3D存储器件的制造良率和电气性能。根据本公开的实施例，提供了一种3D存储器件的制造方法。该制造方法包括如下步骤。在衬底上形成交替电介质叠层。形成在垂直于所述衬底表面的垂直方向上穿过所述交替电介质叠层的垂直结构。去除所述交替电介质叠层的底部电介质层。在去除所述底部电介质层之后，在所述衬底和所述交替电介质叠层之间形成外延层。在外延层上形成绝缘层。绝缘层位于外延层和交替电介质叠层的电介质层之间。在一些实施例中，在形成绝缘层之前，由间隙将外延层与交替电介质叠层分隔开。在一些实施例中，通过对外延层执行氧化工艺形成绝缘层。在一些实施例中，该外延层包括在与所述垂直方向正交的水平方向上位于所述绝缘层和所述垂直结构之间的突出部分。在一些实施例中，该外延层的顶表面在所述垂直方向上比所述绝缘层的底表面更高。在一些实施例中，该制造方法还包括：在形成所述交替电介质叠层之前在所述衬底中形成掺杂区，并且通过选择性外延生长(SEG)工艺在所述掺杂区上形成所述外延层。在一些实施例中，垂直结构的一部分位于交替电介质叠层下方，该垂直结构包括半导体层和围绕半导体层的存储层。该制造方法还包括：在形成所述外延层之前，去除所述存储层的一部分，用于暴露所述半导体层在所述交替电介质叠层下方的一部分，并且所述外延层与所述半导体层的暴露部分连接。在一些实施例中，该制造方法还包括：在形成所述交替电介质叠层之前在所述衬底上形成虚设层，其中所述虚设层在所述垂直方向上位于所述衬底和所述交替电介质叠层之间；以及在形成所述外延层之前去除所述虚设层。在一些实施例中，所述交替电介质叠层包括在所述垂直方向上交替叠置的多个电介质层和多个牺牲层。在一些实施例中，所述制造方法还包括：在去除所述虚设层之前并且在形成所述垂直结构之后，形成穿过所述交替电介质叠层并且暴露所述虚设层的一部分的缝隙。在一些实施例中，该制造方法还包括：利用导电层替换所述牺牲层，以便形成交替导电/电介质叠层。在一些实施例中，在形成所述绝缘层之前去除所述牺牲层，并且在形成所述绝缘层之前形成所述导电层。在一些实施例中，所述底部电介质层的厚度小于所述交替电介质叠层中其他电介质层中的每一个的厚度。根据本公开的实施例，提供了一种3D存储器件。该3D存储器件包括衬底、交替导电/电介质叠层、外延层和垂直结构。交替导电/电介质叠层设置于衬底上。所述交替导电/电介质叠层包括在垂直于所述衬底表面的垂直方向上交替叠置的多个电介质层和多个导电层。外延层在所述垂直方向上设置于所述衬底和所述交替导电/电介质叠层之间。垂直结构在垂直方向上穿过交替导电/电介质叠层，以部分设置于外延层中。外延层包括在与所述垂直方向正交的水平方向上设置于垂直结构和交替导电/电介质叠层中的底部电介质层之间的突出部分。在一些实施例中，交替导电/电介质叠层的底部电介质层在水平方向上围绕外延层的突出部分。在一些实施例中，该外延层的顶表面在所述垂直方向上比所述底部电介质层的底表面更高。在一些实施例中，垂直结构包括半导体层和围绕半导体层的存储层。在一些实施例中，外延层接触垂直结构的半导体层。在一些实施例中，外延层的突出部分围绕并且接触垂直结构的半导体层。在一些实施例中，外延层包括衬底上的掺杂阱区。本公开的其他方面可以由本领域的技术人员考虑到本公开的说明书、权利要求和附图而理解。在阅读各附图中所示的优选实施例的以下详细描述之后，本领域的普通技术人员毫无疑问将明了本专利技术的这些和其他目的。附图说明附图被并入本文并形成说明书的一部分，例示了本公开的实施例并且与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。图1是根据本公开的第一实施例的3D存储器件的制造方法的流程图。图2-8是示出根据本公开第一实施例的3D存储器件的制造方法的示意图，其中图3是图2之后的步骤中的示意图，图4是图3之后的步骤中的示意图，图5是图4之后的步骤中的示意图，图6是图5之后的步骤中的示意图，图7是图6之后的步骤中的示意图，以及图8是图7之后的步骤中的示意图。图9是示出根据本公开的第二实施例的3D存储器件的示意图。图10是根据本公开的第二实施例的3D存储器件的制造方法的流程图。具体实施方式尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目的而进行的。相关领域中的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他的配置和布置。对相关领域的技术人员显而易见的是，本公开还可以用于多种其他应用。要指出的是，在说明书中提到“一个实施例”、“实施例”、“一些实施例”等表示所描述的实施例可以包括特定的特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这样的措辞用语未必是指相同的实施例。另外，在结合实施例描述特定特征、结构或特性时，结合明确或未明确描述的其他实施例实现此类特征、结构或特性应在相关领域技术人员的知识范围之内。通常，可以至少部分从语境中的使用来理解术语。例如，至少部分根据语境，本文中使用的术语“一个或多个”可以用于描述单数意义的特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，同样至少部分取决于语境，诸如“一”或“该”的术语可以被理解为传达单数使用或传达复数使用。此外，术语“基于”可以被理解为未必意在传达各因素的排他性集合，相反，可以允许存在未必明确描述的额外因素，同样这至少部分取决于上下文。应当容易理解，本公开中的“在……上”、“在……上方”和“之上”的含义应当以最宽方式来解读，使得“在……上”不仅表示“直接在”某物“上”而且包括在某物“上”且之间有中间特征或层，且“在本文档来自技高网...

【技术保护点】
1.一种三维(3D)存储器件的制造方法，包括：在衬底上形成交替电介质叠层；形成在垂直于所述衬底的表面的垂直方向上穿过所述交替电介质叠层的垂直结构；去除所述交替电介质叠层的底部电介质层；在去除所述底部电介质层之后在所述衬底和所述交替电介质叠层之间形成外延层；以及在所述外延层上形成绝缘层，其中所述绝缘层位于所述外延层和所述交替电介质叠层之间。

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器件的制造方法，包括：在衬底上形成交替电介质叠层；形成在垂直于所述衬底的表面的垂直方向上穿过所述交替电介质叠层的垂直结构；去除所述交替电介质叠层的底部电介质层；在去除所述底部电介质层之后在所述衬底和所述交替电介质叠层之间形成外延层；以及在所述外延层上形成绝缘层，其中所述绝缘层位于所述外延层和所述交替电介质叠层之间。2.根据权利要求1所述的3D存储器件的制造方法，其中在形成所述绝缘层之前由间隙将所述外延层与所述交替电介质叠层分隔开。3.根据权利要求1所述的3D存储器件的制造方法，其中通过对所述外延层执行氧化工艺而形成所述绝缘层。4.根据权利要求1所述的3D存储器件的制造方法，其中所述外延层包括在与所述垂直方向正交的水平方向上位于所述绝缘层和所述垂直结构之间的突出部分。5.根据权利要求1所述3D存储器件的制造方法，其中所述外延层的顶表面在所述垂直方向上比所述绝缘层的底表面更高。6.根据权利要求1所述的3D存储器件的制造方法，还包括：在形成所述交替电介质叠层之前在所述衬底中形成掺杂区，其中通过选择性外延生长(SEG)工艺在所述掺杂区上形成所述外延层。7.根据权利要求1所述的3D存储器件的制造方法，其中所述垂直结构的一部分位于所述交替电介质叠层下方，所述垂直结构包括半导体层和围绕所述半导体层的存储层，并且所述制造方法还包括：在形成所述外延层之前，去除所述存储层的一部分，以用于暴露所述半导体层的在所述交替电介质叠层下方的一部分，其中所述外延层与所述半导体层的所暴露的部分连接。8.根据权利要求1所述的3D存储器件的制造方法，还包括：在形成所述交替电介质叠层之前在所述衬底上形成虚设层，其中所述虚设层在所述垂直方向上位于所述衬底和所述交替电介质叠层之间；以及在形成所述外延层之前去除所述虚设层。9.根据权利要求8所述的3D存储器件的制造方法，还包括：在去除所述虚设层之前并且在形成所述垂直结构之后，形成穿...

【专利技术属性】
技术研发人员：姚兰，薛磊，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42